

2.5 AVR 单片机中断系统

2.5.1 中断处理

90 系列单片机有 2 个 8 位中断屏蔽控制寄存器，即 GIMSK——通用中断屏蔽寄存器和 TIMSK——定时 / 计数中断屏蔽寄存器。

当某一中断发生时，全局中断触发位 I 位被清空 (0)，则全部中断被禁止。用户软件可以将 I 位置为 1 来对中断触发。当执行 RETI，从中断指令返回时，I 位被设为 1。

由于维持静态的事件引发中断 (即输出比较寄存器 1 与定时器 / 计数器 1 的值相匹配)，当事件发生时，中断标志被设置为 1。若中断位被清空，且中断条件维持原状，标志直到下次事件发生时才被设置为 1。

当程序计数器指向现行中断时，执行中断处理程序，硬件将相应的产生中断的标志位清空。

一、通用中断屏蔽寄存器——GIMSK

位	7	6	5	4	3	2	1	0	
\$3B(\$5B)	INT1	INT0	-	-	-	-	-	-	GIMSK
读 / 写	R / W	R / W	R	R	R	R	R	R	
初始化值 \$00									

位 7—INT1: 外部中断请求 1 触发

当 INT1 被置为 1，且状态寄存器 (SREG) 中 I 位被置为 1 时，外部引脚中断被触发。MCU 通用控制寄存器 (MCUCR) 中的中断检测控制 1 位 I / 0 (ISC11 和 ISC10) 定义的外部中断，在 INT1 引脚上是在电平还是上升或下降边沿被触发。即使 INT1 被定义为输出，引脚上的事件也将引发一个中断请求。外部中断请求 1 的中断从程序存储器地址 \$002 中被执行。

位 6—INT0: 外部中断请求 0 触发

当 INT0 被设为 1，且状态寄存器 (SREG) 中 I 位被设为 1 时，外部引脚中断被触发。MCU 通用控制寄存器 (MCUCR) 中的中断检测控制 0 位 I / 0 (ISC01 和 ISC00) 定义的外部中断，在 INT0 引脚上是在电平还是上升或下降边沿被触发。即使 INT0 被定义为输出，引脚上的事件也将引发一个中断请求。外部中断请求 0 的中断从程序存储器地址 \$001 中被执行。

位 5~0—Res: 保留位

90 系列单片机的该位为保留位，总读 0。

二、通用中断标志寄存器——GIFR

位	7	6	5	4	3	2	1	0	
\$3A(\$5A)	INTF1	INTF0	-	-	-	-	-	-	GIFR
读 / 写	R / W	R / W	R	R	R	R	R	R	
初始化值 \$00									

位 7—INTF1: 外部中断标志 1

当 INT1 引脚上的某一事件触发了某一中断请求，INTF1 置为 1。若 SREG 中的 I 位以及 GIMSK 中的 INT1 位被置 1，MCU 将在地址 \$002 向中断向量转移。当中断程序执行时，标志被清空。标志位还可以通过向其写入逻辑 0 来清空。

位 6—INTF0: 外部中断标志 0

当 INT0 引脚上的某一事件触发了某一中断请求，INTF0 变为置 1。若 SREG 中的 I 以及 GIMSK 中的 INT0 位被设为了 1，MCU 将在地址 \$002 向中断向量转移。当中断程序执行时，标志被清空。标志位还可以通过向其写入逻辑 0 来清空。

位 5~0—Res: 保留位

90 系列单片机的该位为保留位，总读 0。

三、定时器/计数器中断屏蔽寄存器——TIMSK

位	7	6	5	4	3	2	1	0	
\$39(\$59)	TOIE1	OCIE1A	OCIE1B	-	TICIE1	-	TOIE0	-	TIMSK
读/写	R/W	R/W	R/W	R	R/W	R	R/W	R	

初始化值 \$00

位 7—TOIE1: 定时器/计数器 1 溢出中断触发

当 TOIE1 被设为 1，且状态寄存器中 I 位被设为 1 时，定时器/计数器 1 溢出中断触发。如定时器/计数器 1 产生溢出，相应的中断（在向量 \$006）被执行。在定时器/计数器中断标志寄存器——TIFR 中的溢出标志（定时器 1）被设置为 1。当定时器/计数器 1 处于 PWM 模式下，计数器在 \$0000 变化计数方向时，定时器溢出标志被设置。

位 6—OCIE1A: 定时器/计数器 1 输出比较匹配 A 中断触发

当 OCIE1A 被设为 1，且状态寄存器中的 I 位被设为 1 时，定时器/计数器的比较匹配 A 中断触发。若发生了定时器/计数器 1 中的比较匹配 A，则中断（在向量 \$ 004）被执行。在定时器/计数器中断标志寄存器——TIFR 中的定时器/计数器 1 中的比较 A 标志被设为 1。

位 5—OCIE1B: 定时器/计数器 1 输出比较匹配 B 中断触发

当 OCIE1B 被设为 1，且状态寄存器中的 I 位被设为 1 时，定时器/计数器 1 的比较匹配 B 中断触发。若发生了定时器/计数器 1 中的比较匹配 B，则中断（在向量 \$005）被执行。在定时器/计数器中断标志寄存器——TIFR 中的定时器/计数器 1 中的比较 B 标志被设为 1。

位 4,2,0—Res: 保留位

90 系列单片机的该位为保留位，总读 0。

位 3—TICE1: 定时器/计数器 1 输入捕获中断触发

当 TICIE1 被设为 1，且状态寄存器中的 I 位被设为 1 时，定时器/计数器 1 输入捕获事件中断触发。若在引脚 31，即 PD6（ICP）上发生捕获触发事件，则中断（在向量 \$003）被执行。在定时器/计数器中断标志寄存器——TIFR 中的定时器/计数器 1 输入捕获标志被设置为 1。

位 1—TOIE0: 定时器/计数器 0 溢出中断触发

当 TOIE0 被设为 0，且状态寄存器中的 I 位被设为 1 时，定时器/计数器 0 溢出中断触发。若在定时器/计数器 0 上发生溢出，则中断（在向量 \$008）被执行。在定时器/计数器的中断标志寄存器——TIFR 中的溢出标志（定时器 0）被设置为 1。

四、定时器/计数器中断标志寄存器——TIFR

位	7	6	5	4	3	2	1	0	
\$38(\$58)	TOV1	OCF1A	OCIFB	-	ICF1	-	TOV0	-	TIFR
读/写	R/W	R/W	R/W	R	R/W	R	R/W	R	

初始化值 \$00

位 7—TOV1: 定时器/计数器 1 溢出标志

当定时器/计数器 1 中产生溢出时，TOV1 位被设为 1。当执行相应中断处理向量时，TOV1 被硬件复位。TOV1 可由写入一个逻辑 1 到标志位而被清除。当 SREG（状态寄存器）的 I 位和 TOIE1（定时器/计数器 1 溢出中断触发），以及 TOV1 被设为 1 时，定时器/计数器 1 的溢出中断被执行。在 PWM 模式下，当定时器/计数器 1 在 \$0000 变化计数方向时，该位被设置为 1。

位 6—OCF1A: 输出比较标志 1A

当 OCR1A，即输出比较寄存器 1A 中的数据与定时器/计数器 1 之间发生比较匹配时，OCF1A 被

设为 1。当执行相应中断处理向量时，OCF1A 由硬件清除。OCF1A 亦可通过向标志写逻辑 1 来清除。当 SREG 中的 I 位，OCIE1A（即定时器 / 计数器 1 比较匹配 A 中断触发），以及 OCF1A 被设为 1 时，定时器 / 计数器 1 比较匹配中断触发被执行。

位 5—OCF1B：输出比较标志 1B

当 OCR1B 即输出比较寄存器 1B 中的数据与定时器 / 计数器 1 之间发生比较匹配时，OCF1B 被设为 1。当执行相应中断处理向量时，OCF1B 由硬件清除。OCF1B 亦可通过向标志写逻辑 1 来清除。当 SREG 中的 I 位，OCIE1B（即定时器 / 计数器 1 比较匹配 B 中断触发），以及 OCF1B 被设为 1 时，定时器 / 计数器 1 比较匹配中断触发被执行。

位 4, 2, 0——Res：保留位

90 系列单片机的该位为保留位，总读 0。

位 3——ICF1：中断捕获标志 1

当一个输入捕获事件发生时，ICF1 位标志被设为 1。表明定时器 / 计数器 1 的值已被输送到输入捕获寄存器——ICR1。当执行相应中断处理向量时，ICF1 被硬件清除。ICF1 亦可通过向标志写逻辑 1 来清除。

位 1——TOV0：定时器/计数器 0 位溢出标志位

当定时器 / 计数器 0 中产生溢出时，TOV0 位被设为 1，当执行相应中断处理向量时，TOV0 被硬件清除。TOV0 可由写入一个逻辑 1 到标志位而被清除。当 SREG 的 I 位和 TOIE0（定时器 / 计数器 0 溢出中断触发），以及 TOV0 被设为 1 时，定时器 / 计数器 0 的溢出中断被执行。

2.5.2 外部中断

外部中断由引脚 INT1 和 INT0 触发。请注意，在触发时，即使 INT0 和 INT1 引脚被设置为输出，亦会触发中断。这一特征可用来进行软件中断。外部中断可通过上升或下降边沿及低电平来触发。这在 MCU 控制寄存器——MCUCR 中已说明。当外部中断触发，且被设置为电平触发时，只要引脚保持低电平，中断将被触发。

外部中断的设置已在 MCU 控制寄存器——MCUCR 的规格中被说明。

2.5.3 中断应答时间

AVR 所有允许的中断执行应答最少为 4 个时钟周期。在 4 个时钟周期之后，用于现行中断控制程序的程序向量寻址被执行。在 4 个时钟周期中，程序计数器（2 个字节）被压入堆栈，且堆栈指针被减量 2。该向量为一个向中断程序的相关转移指令，需 2 个时钟周期。若在一个多周期指令的执行中发生中断，该指令在中断执行前结束。

从中断处理程序（像调用子程序）的返回需要 4 个时钟周期。在这 4 个时钟周期之中，程序计数器（2 个字节）从堆栈中被弹出，且堆栈指针被增量 2。当 AVR 从某一中断中出来时，它总是返回到主程序，并在任何挂起的中断执行前执行多于一条的指令。

注意：状态寄存器——SREG 不由 AVR 硬件处理，也不为中断或子程序工作。由于中断处理程序需要一个 SREG 的存储。这一切均由用户软件完成。

由事件发生的中断触发能保留状态，即当事件发生时，中断标志被设置。若中断标志已被清除，但中断条件持续，则在下次事件发生时，中断标志才被设置。

2.5.4 MCU 控制寄存器 MCUCR

MCUCR 控制寄存器包含通用 MCU 功能的控制位。

位	7	6	5	4	3	2	1	0	
\$35 (\$55)	SRE	SRW	SE	SM	ISC11	ISC10	ISO01	ISC00	MCUCR

读/写: R/W

初始化值: \$00

位 7——SRE: 外部 SRAM 触发

当 SRE 被设置为 1 时, 外部的 SRAM 被触发, 且引脚 AD0~AD7 (A 口), A8~A15 (C 口), RD 和 WR (D 口) 作为第二功能被触发。SRE 位覆盖任何的数据方向寄存器的方向设置, 详见“2.3.2 节内部和外部的 SRAM 数据存储”, 该部分描述了外部 SRAM 的引脚功能。当 SRE 位被清除时, 外部数据 SRAM 被禁止, 作为通常的引脚且用于数据方向的设置。

位 6--SRW: 外部 SRWM 等待状态

当 SRW 设置为 1 时, 在外部的数据 SRAM 访问周期中插入一个周期的等待状态。当 SRW 被清 0 时, 外部数据 SRAM 的访问使用正常的 2 周期。详见图 2.12 无等待状态的外部数据 SRAM 访问周期和图 2.1 有等待状态的外部数据 SRAM 访问周期。

位 5--SE: 休眠触发

SE 位须设为 1, 以便当 SLEEP 指令执行时, 使 MCU 进入休眠模式。除非出于编程的目的, 为防止 MCU 进入休眠模式, 建议用户只在执行 SLEEP 指令之前才设置休眠触发 SE 位。

位 4 --SM: 休眠模式

这一位可选择两种休眠模式。当 SM 被清为 0 时, 闲置模式被选为休眠模式。当 SE 设为 1 时, 掉电模式被选为休眠模式。请参考“2.6.1 节休眠状态”。

位 3,2——ISC11, ISC10: 中断检测控制 1, 位 1 和位 0

如果 SREG 的 I 标志位和 GIMSK 寄存器中的相应中断屏蔽已被设置, 则外部中断 1 被外部引脚 INT1 触发。由表 2.4 定义触发中断的外部 INT1 引脚上的是电平还是边沿。

位 1, 0——ISC01, ISC00: 中断检测控制 0, 位 1 和位 0

如果 SREG 的 I 标志位和 GIMSK 寄存器中的相应中断屏蔽已被设置, 则外部中断 0 被外部引脚 INT0 触发。由表 2.5 定义触发中断的外部 INT0 引脚上的是电平还是边沿。

表 2.4 中断 1 检测控制

ISC11	ISC10	说 明
0	0	INT1 的低电平产生一个中断请求
0	1	INT1 的高电平产生一个中断请求
1	0	INT1 的下降沿产生一个中断请求
1	1	INT1 的上升沿产生一个中断请求

表 2.5 中断 0 检测控制

ISC01	ISC00	说 明
0	0	INT0 的低电平产生一个中断请求
0	1	INT0 的高电平产生一个中断请求
1	0	INT0 的下降沿产生一个中断请求
1	1	INT0 的上升沿产生一个中断请求

注意: 当改变 ISC10 / ISC00 位时, INT0 须通过清除其在 GIMSK 寄存器中的中断触发位来加以禁止, 否则当该位改变时, 一个中断就会产生。