

80C3xX2_80C5xX2_87C5xX2 器件手册

概述

8x31X2/51X2 和 8x32X2/52X2/54X2/58X2 分别包含 128 字节和 256 字节 RAM，32 个 I/O 口，3 个 16 位定时/计数器，一个 6 中断源-4 优先级-嵌套中断结构，一个可用作多机通信、I/O 扩展或全双工 UART 的串行口和片内振荡器及时钟电路。

此外，芯片的低静态功耗设计提供非常宽的操作频率，可低至 0Hz。可实现两个由软件选择的节电模式—空闲模式和掉电模式。空闲模式冻结 CPU，但 RAM、定时器、串口和中断系统仍然工作。掉电模式保存 RAM 的内容，但是冻结振荡器，导致所有其它的片内功能停止工作。由于设计是静态的，时钟可停止而不会丢失用户数据。运行可从时钟停止处恢复。

选型表

类型	存储器				定时器				串行接口				ADC	I/O 口	中断 (外部)	程序加密	默认时钟速率	可选时钟速率	最高频率 @6-clk /12-clk (MHz)	频率范围 @3V (MHz)	频率范围 @5V (MHz)
	RAM	ROM	OTP	Flash	定时器	PWM	PCA	WD	UART	I ² C	CAN	SPI									
P87C58X2	256B	-	32K	-	3	-	-	-	✓	-	-	-	-	32	6 (2)	✓	12-clk	6-clk	30/33	0-16	0-30/33
P80C58X2	256B	32K	-	-	3	-	-	-	✓	-	-	-	-	32	6 (2)	✓	12-clk	6-clk	30/33	0-16	0-30/33
P87C54X2	256B	-	16K	-	3	-	-	-	✓	-	-	-	-	32	6 (2)	✓	12-clk	6-clk	30/33	0-16	0-30/33
P80C54X2	256B	16K	-	-	3	-	-	-	✓	-	-	-	-	32	6 (2)	✓	12-clk	6-clk	30/33	0-16	0-30/33
P87C52X2	256B	-	8K	-	3	-	-	-	✓	-	-	-	-	32	6 (2)	✓	12-clk	6-clk	30/33	0-16	0-30/33
P80C52X2	256B	8K	-	-	3	-	-	-	✓	-	-	-	-	32	6 (2)	✓	12-clk	6-clk	30/33	0-16	0-30/33
P87C51X2	128B	-	4K	-	3	-	-	-	✓	-	-	-	-	32	6 (2)	✓	12-clk	6-clk	30/33	0-16	0-30/33
P80C51X2	128B	4K	-	-	3	-	-	-	✓	-	-	-	-	32	6 (2)	✓	12-clk	6-clk	30/33	0-16	0-30/33
P80C32X2	256B	-	-	-	3	-	-	-	✓	-	-	-	-	32	6 (2)	-	12-clk	6-clk	30/33	0-16	0-30/33
P80C31X2	128B	-	-	-	3	-	-	-	✓	-	-	-	-	32	6 (2)	-	12-clk	6-clk	30/33	0-16	0-30/33

特性

- 80C51 核心处理单元
 - 4k 字节 ROM/EPROM (80/87C51X2)
 - 8k 字节 ROM/EPROM (80/87C52X2)
 - 16k 字节 ROM/EPROM (80/87C54X2)
 - 32k 字节 ROM/EPROM (80/87C58X2)
 - 128 字节 RAM (80/87C51X2 和 80C31X2)
 - 256 字节 RAM (80/87C52/54X2/58X2 和 80C32X2)
- 布尔处理器
- 全静态操作
- 低电压操作 (2.7V 到 5.5V 可达 16MHz)
- 12 时钟操作，可选 6 个时钟
- 存储器寻址范围
 - 64K 字节 ROM 和 64K 字节 RAM
- 电源控制模式
 - 时钟可停止和恢复
 - 空闲模式

- 掉电模式
- CMOS 和 TTL 兼容
- 5V 时有两个工作范围
 - 6 时钟模式时为 0 到 30MHz
 - 12 时钟模式时为 0 到 33MHz
- PLCC 或 DIP 封装
- 宽温度范围
- 双数据指针
- 保密位：
 - ROM (2 位)
 - OTP (3 位)
- 加密阵列
- 4 个中断优先级
- 6 个中断源
- 4 个 8 位 I/O 口
- 全双工增强型 UART
 - 帧错误检测
 - 自动地址识别
- 3 个 16 位定时/计数器 TO, T1 (标准 80C51) 和增加的 T2 (捕获和比较)
- 可编程时钟输出
- 异步端口复位
- 低 EMI (禁止 ALE)
- 掉电模式可通过外部中断唤醒

订购信息

80C31/32X2(无 ROM)

类型编号	封装	温度范围(°C)
P80C31X2BA	PLCC44	0~+70
P80C31X2BN	DIP40	0~+70
P80C32X2BA	PLCC44	0~+70
P80C32X2BN	DIP40	0~+70
P80C32X2BBD	LQFP44	0~+70
P80C32X2FA	PLCC44	-40~+85
P80C32X2FN	DIP40	-40~+85

87C51X2 (4K 字节 OTP)

类型编号	封装	温度范围(°C)
P87C51X2BA	PLCC44	0~+70
P87C51X2BN	DIP40	0~+70
P87C51X2BBD	LQFP44	0~+70
P87C51X2FA	PLCC44	-40~+85
P87C51X2FBD	LQFP44	-40~+85

87C52X2 (8K 字节 OTP)

类型编号	封装	温度范围(°C)
P87C52X2BA	PLCC44	0~+70
P87C52X2BN	DIP40	0~+70
P87C52X2BBD	LQFP44	0~+70
P87C52X2FA	PLCC44	-40~+85
P87C52X2FN	DIP40	-40~+85
P87C52X2FBD	LQFP44	-40~+85

80C54X2 (16K 字节 ROM)

类型编号	封装	温度范围(°C)
P80C54X2BA	PLCC44	0~+70
P80C54X2FA	PLCC44	-40~+85

87C54X2 (16K 字节 OTP)

类型编号	封装	温度范围(°C)
P87C54X2BA	PLCC44	0~+70
P87C54X2BN	DIP40	0~+70
P87C54X2BBD	LQFP44	0~+70
P87C54X2BDH	TSSOP38	0~+70
P87C54X2FA	PLCC44	-40~+85
P87C54X2FBD	LQFP44	-40~+85

87C58X2 (32K 字节 OTP)


类型编号	封装	温度范围(°C)
P87C58X2BA	PLCC44	0~+70
P87C58X2BN	DIP40	0~+70
P87C58X2BBD	LQFP44	0~+70
P87C58X2FA	PLCC44	-40~+85
P87C58X2FN	DIP40	-40~+85
P87C51X2FBD	LQFP44	-40~+85

产品编号含义


存储器	温度范围(B)	封装
<p>P87C51X2</p> <p>7=OTP 5=ROM/OTP 0=ROM 或 3=无 ROM 无 ROM</p> <p>1=128 字节 RAM 4K 字节 ROM/OTP 2=256 字节 RAM 8K 字节 ROM/OTP 4=256 字节 RAM 16K 字节 ROM/OTP 8=256 字节 RAM 32K 字节 ROM/OTP</p>	<p>B=0°C~70°C F=-40°C~+85°C</p>	<p>A=PLCC N=DIP BD=LQFP DH=TSSOP</p>

操作模式	电源电压	最大时钟频率
6-clock	5V ±10%	30MHz
6-clock	2.7V~5.5V	16MHz
12-clock	5V ±10%	33MHz
12-clock	2.7V~5.5V	16MHz


框图 1



框图 2




逻辑符号



注：TSSOP 封装中无 INT0/P3.2 和 T1/P3.5 管脚


PLCC 封装管脚功能




管脚	功能	管脚	功能	管脚	功能
1	NIC*	16	P3.4/T0	31	P2.7/A15
2	P1.0/T2	17	P3.5/T1	32	PSEN
3	P1.1/T2EX	18	P3.6/WR	33	ALE
4	P1.2	19	P3.7/RD	34	NIC*
5	P1.3	20	XTAL2	35	EA/Vpp
6	P1.4	21	XTAL1	36	P0.7/AD7
7	P1.5	22	VSS	37	P0.6/AD6
8	P1.6	23	NIC*	38	P0.5/AD5
9	P1.7	24	P2.0/A8	39	P0.4/AD4
10	RST	25	P2.1/A9	40	P0.3/AD3
11	P3.0/RxD	26	P2.2/A10	41	P0.2/AD2
12	NIC*	27	P2.3/A11	42	P0.1/AD1
13	P3.1/TxD	28	P2.4/A12	43	P0.0/AD0
14	P3.2/INT0	29	P2.5/A13	44	VCC
15	P3.3/INT1	30	P2.6/A14		

* 无内部连接

DIP 封装管脚功能




LQFP 封装管脚功能



管脚	功能	管脚	功能	管脚	功能
1	P1.5	16	VSS	31	P0.6/AD6
2	P1.6	17	NIC*	32	P0.5/AD5
3	P1.7	18	P2.0/A8	33	P0.4/AD4
4	RST	19	P2.1/A9	34	P0.3/AD3
5	P3.0/RxD	20	P2.2/A10	35	P0.2/AD2
6	NIC*	21	P2.3/A11	36	P0.1/AD1
7	P3.1/TxD	22	P2.4/A12	37	P0.0/AD0
8	P3.2/INT0	23	P2.5/A13	38	VCC
9	P3.3/INT1	24	P2.6/A14	39	NIC*
10	P3.4/T0	25	P2.7/A15	40	P1.0/T2
11	P3.5/T1	26	PSEN	41	P1.1/T2EX
12	P3.6/WR	27	ALE	42	P1.2
13	P3.7/RD	28	NIC*	43	P1.3
14	XTAL2	29	EA/Vpp	44	P1.4
15	XTAL1	30	P0.7/AD7		

* 无内部连接

TSSOP 封装管脚功能



管脚	功能	管脚	功能	管脚	功能
1	P3.0/RxD	14	P2.4/A12	27	P0.1/AD1
2	P3.1/TxD	15	P2.5/A13	28	P0.0/AD0
3	P3.3/INT1	16	P2.6/A14	29	V _{DD}
4	P3.4/T0	17	P2.7/A15	30	P1.0/T2
5	P3.6/W _R	18	PSEN	31	P1.1/T2EX
6	P3.7/RD	19	ALE/PROG	32	P1.2
7	XTAL2	20	EA/V _{PP}	33	P1.3
8	XTAL1	21	P0.7/AD7	34	P1.4
9	V _{SS}	22	P0.6/AD6	35	P1.5
10	P2.0/A8	23	P0.5/AD5	36	P1.6
11	P2.1/A9	24	P0.4/AD4	37	P1.7
12	P2.2/A10	25	P0.3/AD3	38	RST
13	P2.3/A11	26	P0.2/AD2		

管脚描述

助记符	管脚号				类型	名称和功能
	DIP	PLCC	LQFP	TSSOP		
V _{SS}	20	22	16	9	I	地: 0v 参考点
V _{CC}	40	44	38	29	I	电源: 提供正常、空闲和掉电工作电压
P0.0-0.7	39-32	43-36	37-30	28-21	I/O	P0 口: P0 口是开漏双向口, 可以写 1 成为悬浮用作高阻输入。在访问外部程序和数据存储器时也可作为地址和数据总线的低位地址。在此应用中, 当发送 1 时使用内部强上拉。P0 口还可在对程序进行校验时输出代码字节, 在对 EPROM 编程时接收代码字节。对程序校验时需要外部上拉。
P1.0-1.7	1-8	2-9	40-44 1-3	30-37	I/O	P1 口: P1 口是带内部上拉的双向 I/O 口, 向 P1 口写 1 时, 口被内部上拉为高电平可以用作输入口。当作为输入脚时, P1 口管脚可被外部拉低, 由于有内部上拉会输出电流。(见 DC 特性: I _{IL})。P1 口在程序校验时接收地址的低位字节。P1 口第 2 功能: T2(P1.0): 定时/计数器 2 的外部输入/时钟输出(见可编程时钟输出)。 T2EX(P1.1): 定时/计数器 2 重装/捕获/方向控制。
				1	I/O	
				2	I	
P2.0-2.7	21-28	24-31	18-25	10-17	I/O	P2 口: P2 口是带内部上拉的双向 I/O 口, 向 P2 口写 1 时, 口被内部上拉为高电平可以用作输入口。当作为输入脚时, P2 口管脚可被外部拉低, 由于有内部上拉会输出电流。(见 DC 特性: I _{IL})。在访问外部程序存储器和对数据存储器进行 16 位寻址(MOVX @DPTR)时作为地址的高字节, 此应用中, 向口送 1 时采用强内部上拉。对外部数据存储器进行 8 位寻址(MOV @Ri)时, P2 口发送 P2 特殊功能寄存器的内容。P2 口的一部分在 EPROM 编程和校验时接收高位地址。

P3.0-3.7	10-17	11, 13-19	5, 7-13	1-6	I/O	P3 口: P3 口是带内部上拉的双向 I/O 口, 向 P2 口写 1 时, 口被内部上拉为高电平可以用作输入口。当作为输入脚时, P2 口管脚可被外部拉低, 由于有内部上拉会输出电流。(见 DC 特性: I_{IL})。P3 口脚也提供特殊功能:
	10	11	5	1	I	RxD(P3.0) 串行输入口
	11	13	7	2	O	TxD(P3.1) 串行输出口
	12	14	8		I	$\overline{\text{INT0}}$ (P3.2) 外部中断 0 ¹
	13	15	9	3	I	$\overline{\text{INT1}}$ (P3.3) 外部中断 1
	14	16	10	4	I	T0(P3.4) 定时器 0 外部输入
	15	17	11		I	T1(P3.5) 定时器 1 外部输入 ¹
	16	18	12	5	O	$\overline{\text{WR}}$ (P3.6) 外部数据存储器写选通
	17	19	13	6	O	$\overline{\text{RD}}$ (P3.7) 外部数据存储器读选通
RST	9	10	4	38	I	复位: 当晶振在运行时只要复位管脚出现 2 个机器周期的高电平即复位芯片, 由于内部有一个扩散电阻连接到 V_{SS} , 上电复位允许只使用一个外部电容连接到 V_{CC} 。
$\overline{\text{ALE}}$ / $\overline{\text{PROG}}$	30	33	27	19	O	地址锁存使能/编程脉冲: 在访问外部存储器时, 输出脉冲用来锁存低地址的字节。在正常情况下 $\overline{\text{ALE}}$ 以恒定的频率输出: 1/6(12 时钟模式)或 1/3(6 时钟模式)振荡器频率。输出的振荡频率可以当作外部时序或时钟。注意每次访问外部数据存储器都忽略一个 $\overline{\text{ALE}}$ 脉冲。该脚在 EPROM 编程时, 还作为编程脉冲输入 ($\overline{\text{PROG}}$)。ALE 可以通过设置 AUXR.0 禁止, 该位置位后 ALE 只能在执行 MOVX 指令时有效。
$\overline{\text{PSEN}}$	29	32	27	18	O	程序存储使能: 外部程序存储器的读选通。当芯片从外部程序存储器读取程序时, $\overline{\text{PSEN}}$ 每个机器周期被激活两次。而在每次访问外部数据存储器时 $\overline{\text{PSEN}}$ 被忽略两次。对内部程序存储器访问时 $\overline{\text{PSEN}}$ 无效。
$\overline{\text{EA}}$ / V_{pp}	31	35	29	20	I	外部寻址使能/编程电压: 在访问外部程序存储器时 $\overline{\text{EA}}$ 必须通过外部置低, 如果 EA 保持高电平, 芯片将执行内部程序, 除非程序计数器包含了大于片内 ROM/OTP 的地址。该引脚在对 EPROM 编程时接 12.75V 编程电压 (V_{pp})。
XTAL1	19	21	15	8	I	晶振 1: 反相振荡放大器输入和内部时钟发生电路输入
XTAL2	18	20	14	7	O	晶振 2: 反相振荡放大器输出

注: 为了避免“latch-up”在上电时的影响,任何管脚上的电压最大不能高于 $V_{CC}+0.5V$, 最低不能低于 $V_{SS}-0.5V$ 。

1. 38 脚 TSSOP 封装无此管脚。

表 1 特殊功能寄存器

名称	定义	地址	位功能和位地址								复位值
			E7	E6	E5	E4	E3	E2	E1	E0	
ACC*	累加器	E0H	E7	E6	E5	E4	E3	E2	E1	E0	00H
AUXR#	辅助功能寄存器	8EH	—	—	—	—	—	—	—	AO	xxxxxxx0B
AUXR1#	辅助功能寄存器 1	A2H	—	—	—	LPEP ²	WUPD	0	—	DPS	xxx000x0B
B*	B 寄存器	F0H	F7	F6	F5	F4	F3	F2	F1	F0	00H
CKCON	时钟控制寄存器	8FH	—	—	—	—	—	—	—	X2	xxx00000B
DPTR	数据指针 (双字节)										
DPH	指针高字节	83H									00H
DPL	指针低字节	82H									00H
			AF	AE	AD	AC	AA	AB	A9	A8	
IE*	中断使能	A8H	\overline{EA}	—	ET2	ES	ET1	EX1	ET0	EX0	0x000000B
			BF	BE	BD	BC	BBB	BA	B9	B8	
IP*	中断优先级	B8H	—	—	PT2	PS	PT1	PX1	PT0	PX0	xx000000B
IPH#	中断优先级高字节	B7H	—	—	PT2H	PSH	PT1H	PX1H	PT0H	PX0H	xx000000B
			87	86	85	84	83	82	81	80	
P0*	P0 口	80H	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	FFH
			97	96	95	94	93	92	91	90	
P1*	P1 口	90H	—	—	—	—	—	—	T2EX	T2	FFH
			A7	A6	A5	A4	A3	A2	A1	A0	
P2*	P2 口	A0H	AD15	AD14	AD13	AD12	AD11	AD10	AD9	AD8	FFH
			B7	B6	B5	B4	B3	B2	B1	B0	
P3*	P3 口	B0H	\overline{RD}	\overline{WR}	T1	T0	$\overline{INT1}$	$\overline{INT0}$	TxD	RxD	FFH
PCON# ¹	电源控制寄存器	87H	SMOD1	SMOD0	—	POF	GF1	GF0	PD	IDL	00xx0000B
			D7	D6	D5	D4	D3	D2	D1	D0	
PSW*	程序状态字	D0H	CY	AC	F0	RS1	RS0	OV	—	P	000000x0B
RACAP2H#	定时器 2 捕获高字节	CBH									00H
RACAP2L#	定时器 2 捕获低字节	CAH									00H
SADDR#	从地址	A9H									00H
SADEN#	从地址屏蔽	B9H									00H
SBUF	串口数据缓冲区	99H									xxxxxxx0B
			9F	9E	9D	9C	9B	9A	99	98	
SCON*	串口控制	98H	SM0/FE	SM1	SM2	REN	TB8	RB8	TI	RI	00H
SP	堆栈指针	81H									07H
			8F	8E	8D	8C	8B	8A	89	88	
TCON*	定时器 0/1 控制	88H	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0	00H
			CF	CE	CD	CC	CB	CA	C9	C8	
T2CON*	定时器 2 控制	C8H	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	$\overline{C/T}2$	$\overline{CP/RL}2$	00H
T2MOD	定时器 2 模式控制	C9H	—	—	—	—	—	—	T2OE	DCEN	xxxxxx00B
TH0	定时器 0 高字节	8CH									00H
TH1	定时器 1 高字节	8DH									00H
TH2#	定时器 2 高字节	CDH									00H

TL0	定时器 0 低字节	8AH									00H
TL1	定时器 1 低字节	8BH									00H
TL2#	定时器 2 低字节	CCH									00H
TMOD	定时器工作模式	89H	GATE	C/T	M1	M0	GATE	C/T	M1	M0	00H

注：用户在编程时请勿将未定义的寄存器位置 1，否则器件功能有可能出错

带“*”号的 SFR 可位寻址。

带“#”号的 SFR 表示从 80C51 的 SFR 修改而来或新增加的。

“—”表示保留位

1. 复位值由复位源确定。

2. LPEP—低电压 EPROM 操作（仅用于 OTP）

振荡器特性

振荡器的使用

XTAL1 和 XTAL2 分别作为振荡反相放大器的输入和输出。这两个管脚也可配置为使用内部振荡器，见逻辑符号图中所示。使用外部时钟源驱动器件时，应当驱动 XTAL1 而将 XTAL2 悬空。但高低电平的最长和最短时间必须符合手册的规定。

时钟控制寄存器（CKCON）

该器件提供通过一个 SFR 位（CKCON 的 X2 位）和一个 OTP 位 OX2 控制选择 6 时钟/12 时钟模式。当 X2 位为 0 时，12 时钟模式有效。X2 位设置为 1 时，系统切换到 6 时钟模式。由于该功能是通过 SFR 位实现的，因此可以随时访问并修改。将 X2 从 0 改为 1 将导致用户代码以两倍的速度执行，因为所有的系统时间间隔都变成原来的 1/2。从 6 时钟模式变为 12 时钟模式会将运行代码的速度降低为 1/2。

通过并行编程器对 OTP 时钟控制位 OX2 编程可激活 6 时钟模式。一旦此位被编程，X2 位的设定将不再有效，见表 2。

表 2

OX2 时钟模式位 (只能通过并行编程器设置)	X2 位 (CKCON.0)	CPU 时钟模式
擦除	0	12 时钟模式 (默认)
擦除	1	6 时钟模式
编程	X	6 时钟模式

可编程时钟输出

可从 P1.0 编程输出 50% 占空比的时钟信号。P1.0 除了作为常规 I/O 口外，还有两个可选功能。它可编程为：

1. 用于定时/计数器 2 的外部时钟输入；
2. 在 16MHz 操作频率下输出 50% 占空比的时钟信号（频率范围在 12 时钟模式下为 61Hz~4MHz，在 6 时钟模式下为 122Hz~8MHz）。

要将定时/计数器 2 配置为时钟发生器，C/T2(T2CON.1)必须清零，T2MOD 中的 T20E 位必须置位。启动定时器 2 必须将 TR2(T2CON.2)置位。

时钟输出频率由振荡器频率和定时器 2 捕获寄存器的重新装入值确定，公式如下：

$$\frac{\text{振荡器频率}}{n \times (65536 - \text{RCAP2H}, \text{RCAP2L})}$$

此处，n = 2（6 时钟模式）或 4（12 时钟模式）。

(RCAP2H,RCAP2L) =RCAP2H 和 RCAP2L 的内容作为一个 16 位无符号整数

在时钟输出模式中，定时器 2 的翻转将不会产生中断。这和它作为波特率发生器时相似。定时器 2 可同时作为波特率发生器和时钟发生器。但需要注意的是，波特率和时钟输出频率相同。

复位

在振荡器工作时，将 RST 脚保持至少两个机器周期高电平（12 时钟模式为 24 个振荡器周期，6 时钟模式为 12 振荡周期）可实现复位。为了保证上电复位的可靠，RST 必须保持足够长时间的高电平以使振荡器产生两个机器周期的脉冲（通常为几个微秒）。复位后，振荡器以 12 时钟模式运行。

低功耗模式

时钟停止模式

静态设计使时钟频率可以降至 0MHz(停止)。当振荡器停振时，RAM 和 SFR 的值保持不变。该模式允许逐步应用并可时钟频率降至任意值以实现系统功耗的降低。如要实现最低功耗则建议使用掉电模式。

空闲模式

空闲模式（见表 3）中，CPU 进入睡眠状态，但片内的外围电路仍然保持工作状态。正常操作模式的最后一条指令执行进入空闲模式。空闲模式下，CPU 内容、片内 RAM 和所有 SFR 保持原来的值。任何被使能的中断（此时，程序从中断服务程序处恢复并继续执行）或硬件复位（与上电复位使用相同的方式启动处理器）均可终止空闲模式。

掉电模式

为了进一步降低功耗，通过软件可实现掉电模式(见表 3)。该模式中，振荡器停振并且在最后一条指令执行进入掉电模式。降到 2.0V 时，片内 RAM 和 SFR 保持原值，在退出掉电模式之前 Vcc 必须升至规定的最低操作电压。

硬件复位或外部中断均可结束掉电模式。硬件复位使所有的 SFR 重新设置，但不改变片内 RAM 的值。外部中断允许 SFR 和片内 RAM 都保持原值。

WUPD (AUXR1.3—从掉电唤醒) 使能或禁止通过外部中断唤醒掉电。

WUPD=0: 禁止 WUPD=1: 使能

要正确退出掉电模式，应当在 Vcc 恢复到正常操作电压之后，延迟一段足够长的时间(通常小于 10ms)使振荡器重新启动并稳定下来，然后才能执行复位或外部中断。

使用外部中断退出掉电模式时， $\overline{INT0}$ 和 $\overline{INT1}$ 必须使能且配置为电平触发。将管脚电平拉低使振荡器重新启动，而将管脚恢复为高电平则完成退出掉电模式的动作。一旦中断被响应，RETI 之后所执行的是进入掉电模式指令的后一条指令。

表 3 空闲模式和掉电模式时外部管脚的状态

模式	程序存储器	ALE	\overline{PSEN}	P0 口	P1 口	P2 口	P3 口
空闲	内部	1	1	数据	数据	数据	数据
空闲	外部	1	1	悬浮	数据	地址	数据
掉电	内部	0	0	数据	数据	数据	数据
掉电	外部	0	0	悬浮	数据	数据	数据

低电压 EPROM 操作 (LPEP)

EPROM 阵列包含了一些模拟电路, 这部分电路在 V_{DD} 低于 4V 时是不需要的, 但 V_{DD} 高于 4V 时则需要。可通过软件置位 LPEP (AUXR.4) 将这些模拟电路断电以降低功耗。只有那些持续工作于 4V 以下电压的应用才可将 LPEP 置位。

设计中的注意事项

当空闲模式被硬件复位所中止时, 器件在内部复位之前从停止处恢复程序正常运行。从程序恢复运行到内部复位生效的时间最大为 2 个机器周期。在这段时间内, 片内硬件禁止对内部 RAM 的访问, 但对 I/O 口的访问未被禁止。那么当空闲模式被复位所中止时, 为了消除可能产生的误写操作, 调用空闲模式的指令的下一条指令不应执行写 I/O 口或写外部存储器操作。

ONCE™ 模式

ONCE(在线仿真)模式实现了对系统的测试和调试而不需要将器件从电路中移去。进入 ONCE 模式的条件:

1. 当器件复位且 \overline{PSEN} 为高电平时, 将 ALE 置低电平;
2. 在 RST 撤除时, ALE 保持低电平。

当器件处于 ONCE 模式时, P0 口处于悬浮状态, 其它 I/O 口、ALE 和 \overline{PSEN} 为弱上拉。振荡电路保持工作状态, 器件处于该模式时, 可用仿真器或测试 CPU 驱动电路。执行正常复位时恢复正常操作。

定时器 0 和 1 的操作

定时器 0 和 1

定时和计数功能由特殊功能寄存器 TMOD 的控制位 C/T 进行选择。这两个定时/计数器有 4 种操作模式, 通过 TMOD 的 M1 和 M0 选择。两个定时/计数器的模式 0、1 和 2 都相同, 模式 3 不同。如下所述:

1. 模式 0

将定时器设置成模式 0 时类似 8048 定时器, 即 8 位计数器带 32 分频的预分频器。图 2 所示为模式 0 工作方式。

此模式下, 定时器寄存器配置为 13 位寄存器。当计数从全为“1”翻转为全为“0”时, 置位定时器中断标志 TF_n 。当 $TR_n=1$ 同时 $GATE=0$ 或 $\overline{INT_n}=1$ 时定时器计数。置位 GATE 时将由外部输入 $\overline{INT_n}$ 控制位控制。GATE 是 TMOD 寄存器内的控制位。

该 13 位寄存器包含 TH_n 的 8 位及 TL_n 的低 5 位, TL_n 的高 3 位不定且可忽略。置位运行标志 (TR_n) 不能清除此寄存器。

模式 0 的操作对于定时器 0 及定时器 1 都是相同的。两个 GATE 位分别分配给定时器 0 及定时器 1。

2. 模式 1

模式 1 除了使用了 TH_n 及 TL_n 全部 16 位外与模式 0 相同。

3. 模式 2

此模式下定时器寄存器作为可重装的 8 位计数器 (TL_n), 如图 4 所示, TL_n 溢出不仅置位 TF_n , 而且将 TH_n 内容重新装入 TL_n , TH_n 内容由软件预置。重装时 TH_n 内容不变。模式 2 的操作对于定时器 0 及定时器 1 是相同的。

4. 模式 3

在模式 3 时定时器 1 停止计数, 效果与将 TR_1 置 0 相同。

此模式下定时器 0 的 TL_0 及 TH_0 作为两个独立的 8 位计数器。图 5 为模式 3 时定时器 0 的逻辑图。

TL0 占用定时器 0 的控制位: C/T, GATE, TR0, $\overline{\text{INT0}}$ 及 TF0。TH0 限定为定时器功能 (计数器周期), 占用定时器 1 的 TR1 及 TF1。此时 TH0 控制“定时器 1”中断。

模式 3 可用于需要一个额外的 8 位定时器的场合。定时器 0 工作于模式 3 时, 80C51 看似有 3 个定时器/计数器, 当定时器 0 工作于模式 3 时, 定时器 1 可通过开关进入/退出模式 3, 它仍可作为串行端口的波特率发生器, 或者应用于任何不要求中断的场合。

TMOD 地址: 89H		定时器 1				定时器 0			
不可位寻址	7	6	5	4	3	2	1	0	
复位值: 00H	GATE	C/ $\overline{\text{T}}$	M1	M0	GATE	C/ $\overline{\text{T}}$	M1	M0	
位	符号	功能							
TMOD.3/	GATE	用于定时器 1, 置位时只有在 $\overline{\text{INTn}}$ 脚置高及 TRn 控制置位时才可打开定时器/计数器。清零时, 置位 TRn 即可打开定时器/计数器。							
TMOD.7									
TMOD.2/	C/ $\overline{\text{T}}$	定时器/计数器选择位。清零用作定时器 (从内部系统时钟输入), 置位用作计数器 (从 Tn 脚输入)。							
TMOD.6									
	<u>M1, M0</u>	定时器模式							
	0 0	8048 定时器 TLn 用作 5 位预分频器							
	0 1	16 位定时器/计数器, 无预分频器。							
	1 0	8 位自装载定时器, 当溢出时将 THn 存放的值装入 TLn。							
	1 1	定时器 0 此时作为双 8 位定时/计数器。TL0 作为一个 8 位定时器/计数器, 通过标准定时器 0 控制位控制。TH0 仅作为一个 8 位定时器, 由定时器 1 控制位控制, 在这种模式下定时/计数器 1 关闭。							

图 1 定时/计数器 0/1 模式控制寄存器 (TMOD)




图 2 定时/计数器 0/1 的模式 0: 13 位定时/计数器

TCON 地址: 88H	
可位寻址	7 6 5 4 3 2 1 0
复位值: 00H	TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0
位	符号 功能
TCON.7	TF1 定时器 1 溢出标志。定时器/计数器溢出时由硬件置位。中断处理时由硬件清除。或用软件清除。
TCON.6	TR1 定时器 1 运行控制位。由软件置位/清零将定时器/计数器打开/关闭。
TCON.5	TF0 定时器 0 溢出标志。定时器/计数器溢出时由硬件置位。中断处理时由硬件清除。或用软件清除。
TCON.4	TR0 定时器 0 运行控制位。由软件置位/清零将定时/计数器打开/关闭。
TCON.3	IE1 中断 1 边沿触发标志。当检测到外部中断 1 边沿时由硬件置位。中断处理时清零。
TCON.2	IT1 中断 1 触发类型控制位, 由软件置位/清零以选择外部中断以下降沿/低电平方式触发。
TCON.1	IE0 中断 0 边沿触发标志。当检测到外部中断 0 边沿时由硬件置位。中断处理时清零。
TCON.0	IT0 中断 0 触发类型控制位, 由软件置位/清零以选择外部中断以下降沿/低电平方式触发。

图 3 定时器/计数器控制寄存器 (TCON)





图 4 定时器/计数器 0/1 的模式 2: 8 位自动重装



*d = 6 (6-clk 模式); d = 12 (12-clk 模式).

图 5 定时/计数器 0 的模式 3: 双 8 位计数器

定时器 2 的操作

定时器 2

定时器 2 是一个 16 位定时/计数器。通过设置特殊功能寄存器 T2CON 中的 C/T $\bar{2}$ 位, 可将其作为定时器或计数器 (见图 6)。定时器 2 有三种操作模式: 捕获、自动重新装载 (递增或递减计数) 和波特率发生器, 这三种模式由 T2CON 中的位进行选择 (见表 4)。

1. 捕获模式

在捕获模式中, 通过 T2CON 中的 EXEN2 设置两个选项。如果 EXEN2=0, 定时器 2 作为一个 16 位定时器或计数器 (由 T2CON 中 C/T $\bar{2}$ 2 位选择), 溢出时置位 TF2 (定时器 2 溢出标志位)。该位可用于产生中断 (通过使能 IE 寄存器中的定时器 2 中断使能位)。如果 EXEN2=1, 与以上描述相同, 但增加了一个特性, 即外部输入 T2EX 由 1 变 0 时将定时器 2—TL2 和 TH2 中的当前值各自捕获到 RCAP2L 和 RCAP2H。另外, T2EX 的负跳变使 T2CON 中的 EXF2 置位, EXF2 也象 TF2 一样能够产生中断 (其向量与定时器 2 溢出中断地址相同, 定时器 2 中断服务程序通过查询 TF2 和 EXF2 来确定引起中断的事件)。捕获模式如图 7 所示。在该模式中, TL2 和 TH2 无重新装载值。甚至当 T2EX 产生捕获事件时, 计数器仍以 T2EX 的负跳变或振荡频率的 1/12 (12 时钟模式) 或 1/6 (6 时钟模式) 计数。

2. 自动重装模式 (递增/递减计数器)

16 位自动重装模式中, 定时器 2 可通过 C/T $\bar{2}$ 2 配置为定时器/计数器, 编程控制递增/递减计数。计数的方向是由 DCEN (递减计数使能位) 确定的, DCEN 位于 T2MOD 寄存器 (见图 8) 中。当 DCEN=0 时, 定时器 2 默认为向上计数; 当 DCEN=1 时, 定时器 2 可通过 T2EX 确定递增或递减计数。

图 9 所示为当 DCEN=0 时, 定时器 2 自动递增计数。在该模式中通过设置 EXEN2 2 位进行选择。如果 EXEN2=0, 定时器 2 递增计数到 0FFFFH 并在溢出后将 TF2 置位, 然后将 RCAP2L 和 RCAP2H 中的 16 位值作为重新装载值装入定时器 2。RCAP2L 和 RCAP2H 的值是通过软件预设的。

如果 EXEN2=1, 16 位重新装载可通过溢出或 T2EX 从 1→0 的负跳变实现。此负跳变同时将 EXF2 置位。如果定时器 2 中断被使能, 则当 TF2 或 EXF2 置 1 时产生中断。

在图 10 中, 当 DCEN=1 时, 定时器 2 可递增或递减计数。此模式允许 T2EX 控制计数的方向。当 T2EX 置 1 时, 定时器 2 递增计数, 计数到 0FFFFH 后溢出并置位 TF2。还将产生中断 (如果中断被使能), 定时

器 2 的溢出将使 RCAP2L 和 RCAP2H 中的 16 位值作为重新装载值放入 TL2 和 TH2。

当 T2EX 清零时，将使定时器 2 递减计数。当 TL2 和 TH2 计数到等于 RCAP2L 和 RCAP2H 时，定时器产生溢出。定时器 2 溢出置位 TF2，并将 0FFFFH 重新装入 TL2 和 TH2。


当定时器 2 递增/递减产生溢出时，外部标志位 EXF2 翻转。如果需要，可将 EXF2 位作为第 17 位。在此模式中，EXF2 标志不会产生中断。

表 4 定时器 2 工作方式

RCLK+TCLK	CP/ $\overline{RL} 2$	TR2	模式
0	0	1	16 位自动重装
0	1	1	16 位捕获
1	X	1	波特率发生器
X	X	0	(关闭)

T2CON 地址=0C8H 可位寻址		复位值=00H							
		7	6	5	4	3	2	1	0
		TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/ $\overline{T} 2$	CP/ $\overline{RL} 2$
符号	位	名称和意义							
TF2	T2CON.7	定时器 2 溢出标志。定时器 2 溢出时置位，必须由软件清除。当 RCLK 或 TCLK=1 时，TF2 将不会置位。							
EXF2	T2CON.6	定时器 2 外部标志。当 EXEN2=1 且 T2EX 的负跳变产生捕获或重装时，EXF2 置位。定时器 2 中断使能时，EXF2=1 将使 CPU 从中断向量处执行定时器 2 中断子程序。EXF2 位必须用软件清零。在递增/递减计数器模式 (DCEN=1) 中，EXF2 不会引起中断。							
RCLK	T2CON.5	接收时钟标志。RCLK 置位时，定时器 2 的溢出脉冲作为串行口模式 1 和模式 3 的接收时钟。RCLK=0 时，将定时器 1 的溢出脉冲作为接收时钟。							
TCLK	T2CON.4	发送时钟标志。TCLK 置位时，定时器 2 的溢出脉冲作为串行口模式 1 和模式 3 的发送时钟。TCLK=0 时，将定时器 1 的溢出脉冲作为发送时钟。							
EXEN2	T2CON.3	定时器 2 外部使能标志。当其置位且定时器 2 未作为串行口时钟时，允许 T2EX 的负跳变产生捕获或重装。EXEN2=0 时，T2EX 的跳变对定时器 2 无效。							
TR2	T2CON.2	定时器 2 启动/停止控制位。置 1 时启动定时器。							
C/ $\overline{T} 2$	T2CON.1	定时器/计数器选择。(定时器 2) 0=内部定时器 (OSC/12 或 OSC/6) 1=外部事件计数器 (下降沿触发)							
CP/ $\overline{RL} 2$	T2CON.0	捕获/重装标志。置位：EXEN2=1 时 T2EX 的负跳变产生捕获。清零：EXEN2=1 时定时器 2 溢出或 T2EX 的负跳变都可使定时器自动重装。当 RCLK=1 或 TCLK=1 时，该位无效且定时器强制为溢出时自动重装。							

图 6 定时器/计数器 2 (T2CON) 控制寄存器



*n = 6 (6-clk模式); n = 12 (12-clk模式).

图 7 定时器 2 捕获模式






图 8 定时器 2 模式 (T2MOD) 控制寄存器



*n = 6 (6-clk模式); n = 12 (12-clk模式).

图 9 定时器 2 自动重装模式 (DCEN=0)



*n = 6 (6-clk 模式); n = 12 (12-clk 模式).

图 10 定时器 2 自动重装模式 (DCEN=1)




图 11 定时器 2 波特率发生器模式

3. 波特率发生器模式

寄存器 T2CON 的位 TCLK 和 (或) RCLK (见表 4) 允许从定时器 1 或定时器 2 获得串行口发送和接收的波特率。当 TCLK=0 时, 定时器 1 作为串行口发送波特率发生器; 当 TCLK=1 时, 定时器 2 作为串行口发送波特率发生器。RCLK 对串行口接收波特率有同样的作用。通过这两位, 串行口的接收和发送波特率可以各不相同, 一个通过定时器 1 产生, 另一个通过定时器 2 产生。

图 11 所示为定时器 2 工作在波特率发生器模式。与自动重装模式相似, 当 TH2 溢出时, 波特率发生器模式使定时器 2 寄存器重新装载来自寄存器 RCAP2H 和 RCAP2L 的 16 位的值, 寄存器 RCAP2H 和 RCAP2LR 的值由软件预置。

当工作于模式 1 和模式 3 时, 波特率由下面给出的定时器 2 溢出率所决定:

$$\text{模式 1 和模式 3 的波特率} = \frac{\text{定时器 2 溢出速率}}{16}$$

定时器可配置成“定时”或“计数”方式, 在许多应用上, 定时器被设置在“定时”方式 (C/T2*=0)。

当定时器 2 作为定时器时，它的操作不同于波特率发生器。

通常，定时器 2 作为定时器，它会在每个机器周期递增（1/6 或 1/12 振荡频率）。当定时器 2 作为波特率发生器时，它会在每个状态周期递增（例如 1/2 振荡频率）。这样，波特率公式如下：

$$\text{模式 1 和模式 3 的波特率} = \frac{\text{振荡器频率}}{[n \times [65536 - (\text{RCAP2H}, \text{RCAP2L})]]}$$

此处：n = 16（6 时钟模式）或 32（12 时钟模式），

RCAP2H, RCAP2L = RCAP2H 和 RCAP2L 的内容，为 16 位无符号整数。

如图 11 所示，定时器 2 作为波特率发生器，仅当寄存器 T2CON 中的 RCLK 和（或）TCLK=1 时，定时器 2 作为波特率发生器才有效。注意 TH2 溢出并不置位 TF2，也不产生中断。这样，当定时器 2 作为波特率发生器时，定时器 2 中断不必被禁止。如果 EXEN2（T2 外部使能标志）被置位，在 T2EX 中，由 1 到 0 的转换会置位 EXF2（T2 外部标志位），但并不导致（TH2，TL2）重载（RCAP2H，RCAP2L）。因此，当定时器 2 用作波特率发生器时，如果需要，T2EX 可用作附加的外部中断。

当定时器工作在波特率发生器模式下，则不要对 TH2 和 TL2 进行读写，每隔一个状态时间（0sc/2）或由 T2 进入的异步信号，定时器 2 将加 1；在此情况下对 TH2 和 TH1 进行读写是不准确的。可对 RCAP2 寄存器进行读，但不要进行写，否则将导致自动重装错误。当对定时器 2 或寄存器 RCAP 进行访问时，应关闭定时器（清零 TR2）。

表 5 列出了常用的波特率和如何用定时器 2 得到这些波特率。

表 5 由定时器 2 产生的常用波特率

波特率		振荡器频率	定时器 2	
12 时钟模式	6 时钟模式		RCAP2H	RCAP2L
375K	750K	12MHz	FF	FF
9.6K	19.2K	12MHz	FF	D9
4.8K	9.6K	12MHz	FF	B2
2.4K	4.8K	12MHz	FF	64
1.2K	2.4K	12MHz	FE	C8
300	600	12MHz	FB	1E
110	220	12MHz	F2	AF
300	600	6MHz	FD	8F
110	220	6MHz	F9	57

波特率公式汇总

定时器 2 工作在波特率发生器模式，外部时钟信号由 T2 脚进入，波特率为：

$$\text{波特率} = \frac{\text{定时器 2 溢出率}}{16}$$

如果定时器 2 采用内部时钟信号，则波特率为：

$$\text{波特率} = \frac{f_{osc}}{[n \times [65536 - (\text{RCAP2H}, \text{RCAP2L})]]}$$

此处 n = 16（6 时钟模式）或 32（12 时钟模式）

fosc = 振荡器频率

为了获得 RCAP2H, RCAP2L 的自动重装值，可以将等式写成下面的形式：

$$\text{RCAP2H}, \text{RCAP2L} = 65536 - \frac{f_{osc}}{n \times \text{波特率}}$$

定时器/计数器 2 的设置

除了波特率发生器模式，T2CON 不包括 TR2 位的设置，TR2 位需单独设置来启动定时器。表 6，表 7 给出了 T2 作为定时器和计数器的设置。

表 6 T2 作为定时器

模式	T2CON	
	内部控制（注 1）	外部控制（注 2）
16 位重装	00H	08H
16 位捕获	01H	09H
波特率发生器接收和发送相同波特率	34H	36H
只接收	24H	26H
只发送	14H	16H

表 7 T2 作为计数器

模式	TMOD	
	内部控制（注 1）	外部控制（注 2）
16 位	02H	0AH
自动重装	03H	0BH

注：1. 仅当定时器/计数器溢出时进行捕获和重装。

2. 当定时器/计数器溢出并且 T2EX(P1.1)发生电平负跳变时产生捕获和重装（定时器 2 用于波特率发生器模式除外）。

全双工增强型 UART

标准 UART 操作

串口为全双工结构，表示可以同时发送和接收。它还具有接收缓冲，在第一个字节从寄存器读出之前，可以开始接收第二个字节。（但是如果第二个字节接收完毕时第一个字节仍未读出，其中一个字节将会丢失。串口的发送和接收寄存器都是通过 SFR SBUF 进行访问的。写入 SBUF 的数据装入发送寄存器，对 SBUF 的读操作是对物理上分开的接收寄存器进行访问。串口有 4 种操作模式：

模式 0

串行数据通过 RxD 进出。TxD 输出时钟。每次发送或接收以 LSB（最低位）作首位，每次 8 位。波特率固定为 MCU 时钟频率的 1/12（12 时钟模式）或 1/6（6 时钟模式）。

模式 1

TxD 脚发送，RxD 脚接收，每次数据为 10 位，一个起始位（0），8 个数据位（LSB 在前）及一个停止位（1）。当接收数据时，停止位存于 SCON 的 RB8 内，波特率可变，由定时器 1 溢出速率决定。

模式 2

TxD 脚发送，RxD 脚接收，每次数据为 11 位，一个起始位（0），8 个数据位（LSB 在前），一个可编程第 9 位数据及一个停止位（1）。发送时，第 9 个数据位（SCON 内 TB8 位）可置为 0 或 1。例如将奇偶位（PSW 内 P 位）移至 TB8。接收时，第 9 位数据存入 SCON 的 RB8 位，停止位忽略。在 12 时钟模式下，波特率可编程为 MCU 时钟频率的 1/32 或 1/64；在 6 时钟模式下，可编程为 1/16 或 1/32，由 PCON 内 SMOD1 位决定。

模式 3

TxD 脚发送，RxD 脚接收，每次数据为 11 位，一个起始位（0），8 个数据位（LSB 为首位），一可编

程的第 9 位数据及一个停止位 (1)。事实上模式 3 除了波特率外均与模式 2 相同。其波特率可变并由定时器 1 溢出率决定。在上述 4 种模式中，发送过程是以任意一条以写 SBUF 作为目标寄存器的指令开始的，模式 0 时接收通过设置 R1=0 及 REN=1 初始化，其它模式下如若 REN=1 则通过起始位初始化。

多机通信

UART 模式 2 及模式 3 有一个专门的应用领域即多机通信。在这些模式时，接收为 9 位数据。第 9 位存入 RB8。接下来为停止位。UART 可编程为：接收到停止位时，仅当 RB8=1 时串口中断才有效。可通过置位 SCON 内 SM2 位来选择这一特性。下述为多机系统利用这一特性的一种方法。

当主机需要发送一数据块给数台从机之一时，首先发送出一个地址字节对目标从机进行识别。地址与数据字节通过第 9 位数据区别，其中地址字节的第 9 位为 1，而数据字节为 0。SM2=1 时，数据字节不会使各从机产生中断，而地址字节则令所有从机中断，这样各从机可以检查接收到的数据判断是否被寻址。被寻址的从机即可清除 SM2 位以准备接收随后数据内容。未被寻址的从机的 SM2 位仍为 1 则不理睬随后数据继续各自工作。

模式 0 时 SM2 无效，模式 1 时 SM2 用于检验停止位是否有效。在模式 1 时，如果 SM2=1，那么只有接收到有效的结束位才可产生接收中断。

串行端口控制寄存器 (SCON)

串行端口控制及状态寄存器即 SCON，如图 12 所示，其中包括模式选择位，以及发送和接收的第 9 位数据 (TB8 及 RB8)，以及串行端口中断位 (TI 及 RI)。

SCON		地址：98H							
可位寻址		7	6	5	4	3	2	1	0
复位值：	00H	SM0	SM1	SM2	REN	TB8	RB8	TI	RI
位	符号	功能							
		SM0 和 SM1 用于定义串行口模式：							
<u>SM0</u>	<u>SM1</u>	<u>UART 模式</u>		<u>波特率</u>					
0	0	0: 移位寄存器		fosc/12 或 fosc/6 (取决于时钟模式)					
0	1	1: 8 位 UART		可变					
1	0	2: 9 位 UART		fosc /64 或 fosc /32(12 时钟模式); fosc /32 或 fosc /16(6 时钟模式)					
0	1	3: 9 位 UART		可变					
SCON.5	SM2	在模式 2 和 3 中多处理机通信使能位。在模式 2 或 3 中，若 SM2=1，且接收到的第 9 位数据 (RB8) 是 0，则 RI (接收中断标志) 不会被激活。在模式 1 中，若 SM2=1 且没有接收到有效的停止位，则 RI 不会被激活。在模式 0 中，SM2 必须是 0。							
SCON.4	REN	允许接收位。由软件置位或清除。REN=1 时，允许接收，REN=0 时，禁止接收。							
SCON.3	TB8	模式 2 和 3 中发送的第 9 位数据，可以按需要由软件置位或清除。							
SCON.2	RB8	模式 2 和 3 中已接收的第 9 位数据，在模式 1 中，或 sm2=0，RB8 是已接收的停止位。在模式 0 中，RB8 未用。							
SCON.1	TI	发送中断标志。模式 0 中。在发送完第 8 位数据时，由硬件置位。其它模式中，在发送停止位之初，由硬件置位。在任何模式中，都必须由软件来清除 TI。							
SCON.0	RI	接收中断标志。模式 0 中，接收第 8 位结束时由硬件置位。在其它任何接收模式(SM2 所述情况除外)中，在接收停止位的中间时刻由硬件置位。必须由软件清除 RI。							

图 12 串行口控制寄存器 (SCON)

波特率

操作模式 0 的波特率是固定的，为 $f_{osc}/12$ （12 时钟模式）或 $f_{osc}/6$ （6 时钟模式）。模式 2 的波特率取决于 PCON 寄存器中的 SMOD1 位的值。若 SMOD1=0（复位值），波特率为 $f_{osc}/64$ （12 时钟模式）或 $f_{osc}/32$ （6 时钟模式）；若 SMOD1=1，波特率为 $f_{osc}/32$ （12 时钟模式）或 $f_{osc}/16$ （6 时钟模式）。

$$\text{模式2波特率} = \frac{2^{SMOD}}{n} \times (\text{振荡器频率})$$

此处， $n = 64$ （12 时钟模式）或 32 （6 时钟模式）

在 80C51 中，模式 1 和模式 3 的波特率由定时器 1 的溢出速率决定。

使用定时器 1 作波特率发生器

当定时器 1 用作波特率发生器，模式 1 和 3 中波特率由定时器 1 的溢出速率和 SMOD1 的值决定。

$$\text{模式1,3波特率} = \frac{2^{SMOD}}{n} \times (\text{定时器1溢出速率})$$

此处， $n = 32$ （12 时钟模式）或 16 （6 时钟模式）

在此应用中定时器 1 不能用作中断，定时器 1 可以工作在定时或计数方式和 3 种工作模式中任何一个。在最典型应用中，它用作定时器方式工作自动重装载模式（TMOD 的高半字节为 0010B），它的波特率值由下式给出：

$$\text{模式1,3波特率} = \frac{2^{SMOD}}{n} \times \frac{\text{振荡器频率}}{12 \times [256 - (TH1)]}$$

此处， $n = 32$ （12 时钟模式）或 16 （6 时钟模式）

可以定时器 1 的中断实现非常低的波特率。将定时器配置为 16 位定时器（TMOD 的高半字节为 0001B），并使用中断进行 16 位软件重装。图 13 列出了几个常用的波特率以及如何从定时器 1 获得。

模式	波特率		f_{osc}	SMOD	定时器1		
	12-时钟模式	6-时钟模式			C/T	模式	重装值
Mode 0 最大值	1.67 MHz	3.34 MHz	20 MHz	X	X	X	X
Mode 2 最大值	625 k	1250 k	20 MHz	1	X	X	X
Mode 1, 3 最大值	104.2 k	208.4 k	20 MHz	1	0	2	FFH
Mode 1, 3	19.2 k	38.4 k	11.059 MHz	1	0	2	FDH
	9.6 k	19.2 k	11.059 MHz	0	0	2	FDH
	4.8 k	9.6 k	11.059 MHz	0	0	2	FAH
	2.4 k	4.8 k	11.059 MHz	0	0	2	F4H
	1.2 k	2.4 k	11.059 MHz	0	0	2	E8H
	137.5	275	11.986 MHz	0	0	2	1DH
	110	220	6 MHz	0	0	2	72H
	110	220	12 MHz	0	0	1	FE8BH

图 13 由定时器 1 产生的通用波特率

UART 模式 0

串行数据由 RxD 端出入。TxD 输出同步移位时钟，发送或接收的是 8 位数据，低位在先，其波特率固定为 MCU 时钟的 1/12，图 14 是串行口模式 0 的功能方框简图及相关的时序图。

执行任何一条把 SBUF 作为目的寄存器的指令时，就开始发送。S6P2 时刻的“写 SBUF”信号将 1 装入发送移位寄存器的第 9 位，并通知发送控制部分开始发送。写 SBUF 信号有效后一个完整的机器周期后 SEND 端有效。

SEND 使能 RxD (P3.0) 端送出数据，TxD (P3.1) 输出移位时钟。每个机器周期的 S3、S4 及 S5 状态内移位时钟为低电平，而 S6、S1 及 S2 状态内为高。在 SEND 有效时，每一机器周期的 S6P2 时刻发送移位寄存器的内容右移一位。

数据位向右移时，左边添加零。当数据字节最高位 (MSB) 移到移位寄存器的输出端时，其左边是装

入“1”的第9位，再左的内容均为0，此时通知Tx控制模块进行最后一位移位处理后禁止SEND并置位TI，所有这些步骤均在“写入SBUF”后第10个机器周期的S1P1时进行的。接收初始化条件是REN=1及RI=0。下一机器周期的S6P2时，RX控制单元向接收移位寄存器写入1111 1110并在下一个时钟使RECEIVE端有效。

RECEIVE使能移位时钟，使P3.1输出时钟，移位时钟在每个机器周期的S3P1及S6P1跳变。在RECEIVE有效时每一机器周期的S6P2时刻，接收移位寄存器内容向左移一位。从右移位进来的值是该机器周期S5P2时从P3.0脚上采样得来的。

数据从右边移入时，左边移出为“1”。当初始时置入最右端的“0”移至最左端时，通知RX控制时钟作最后一次移位后装入SBUF。在写入SCON清除RI后第10个机器周期，RECEIVE端被清除且置位RI。

UART 模式 1

串行口工作于模式1时，传输的是10位：1位起始位（0），8位数据（低位在先）及一位停止位（1）。由RxD接收，TxD发送。接收时，停止位存入SCON内RB8。80C51波特率取决于定时器1的溢出速率。图15所示为串行口模式1的功能简图及相应的发送/接收时序。

发送过程是由执行一条以SBUF为目的寄存器的指令启动的。“写SBUF”信号还把1（TB8）装入发送移位寄存器的第9位，同时通知发送控制器进行发送。实际上发送过程开始于16分频计数器下次翻转后的那个机器周期的S1P1时刻。每位的发送时序与16分频计数器同步，而并不与“写SBUF”信号同步。

发送以激活SEND端开始，向TxD发送一起始位。一位（时间）以后DATA端有效，使输出移位寄存器中数据得以送至TxD。再过一位，产生第一个移位脉冲。

数据向右移出，左边不断填以0，当数据字节的最高位移到移位寄存器的输出位置时，其左边是装入“1”的第9位，再左的内容均为0。此时通知TX控制器作最后一次移位，然后禁止SEND端并置位TI。这都发生于“写SBUF”后16分频计数器的第10次翻转时。

接收在RxD端检测到负跳变时启动，为此MCU对RxD不断采样，采速率为波特率的16倍。当检测到负跳变时，16分频计数器立即复位，同时将1FFH写入输入移位寄存器。复位16分频计数器确保计时器翻转时位与输入数据位时间同步。

计数器的16个状态将每个位时间分为16份。在第7、8、9状态时，位检测器对RxD端的值采样。取值为三个采样值中取多数（至少2个）作为读入值，这样可以抑制噪声。如果所接收的第一位不为0，说明它不是一帧数据的起始位，该位被摒弃，接收电路被复位，等待另一个负跳变的到来。这用来防止错误的起始位。如果起始位有效，则被移入输入移位寄存器，并开始接收这一帧中的其它位。

当数据位逐一由右边移入时，“1”从左边被移出。当起始位0移到最左边时（模式1为9位寄存器），通知接收控制器进行最后一次移位，将移位寄存器内容（9）位分别装入SBUF及RB8，并置RI=1。仅当最后一位移位脉冲产生时同时满足下述2个条件：①RI=0，②SM2=0或接收到的停止位=1，才会装载SBUF和RB8，并且置位RI。

上述两个条件任一不满足，所接收到的数据帧就会丢失，不再恢复。两者都满足时，停止位就进入RB8，8位数据进入SBUF，RI=1。这时，无论上述条件满足与否，接收控制单元都会重新等待RxD的负跳变。

模式 2 和模式 3

模式2和3中，发送（通过TxD）和接收（通过RxD）都是11位，包括1位起始位（0），8位数据位（LSB在先），1位可编程数据位（第9位）及一位停止位（1）。发送时，第9位数据位（TB8）可置为0或1。接收时，第9位存入SCON的RB8。模式2时波特率可编程选为MCU时钟频率的1/16或1/32。模式3时可由定时器1获取可变的波特率。

图16及17所示为模式2、3时串行口的功能简图。接收部分与模式1相同。发送部分仅发送移位寄存器内第9位和模式1有所不同。

发送过程是由执行一条以SBUF为目的寄存器的指令启动的。“写SBUF”同时将TB8装入发送移位寄

寄存器的第 9 位位置上。并通知发送控制器进行一次发送。发送过程由于 16 分频计数器下一次翻转后机器周期的 S1P1 时刻开始。

发送过程由使能 SEND 有效开始，将一个起始位送到 TxD 端。一位时间后，DATA 有效，数据由移位寄存器送入 TxD 端。再过一位后产生第一个移位脉冲。第一个移位时钟将“1”（停止位）送入移位寄存器的第 9 位，此后每次移位只把 0 送入第 9 位，所以当数据位向右移出时，“0”从左边移入。当 TB8 移至输出位置上时，它左边就是停止位，其余位均为零。此时将通知发送控制器作最后一次移位，然后使 SEND 无效并置位 TI。这些均发生在“写 SBUF”后第 11 次计数器翻转时，MCU 以 16 倍波特率对 RxD 脚进行采样，一旦检测到负跳变，16 分频计数器立即复位同时将 1FFH 写入输出移位寄存器。

在每一位的第 7、8、9 状态时，位检测器对 RxD 端值进行采样。对三个采样值取多数（至少 2 次）为确定值以抑制噪声。如若所接收的第一位不为 0，接收电路复位，单元等待下一个负跳变的出现。如果起始位有效，则被移入输入移位寄存器，并开始接收这一帧中的其它位。

数据位从右边移入，“1”从左边移出。当起始位移至寄存器（模式 2~3 时为 9 位寄存器）的最左端时，通知接收控制器进行最后一次移位，并装入 SBUF 及 RB8 并置位 RI。仅当产生最后一位移位脉冲时同时满足下列 2 个条件：①RI=0,②SM2=0 或接收到的第 9 位数据为 1 时，才装载 SBUF 和 RB8 并置位。

上述两个条件任一不满足，所接收到的数据帧就会丢失不再恢复，RI 仍为 0。当两者都满足时，第 9 位数据位就装入 RB8，前 8 位数据则装入 SBUF，一个位时间后，无论上述条件满足与否，单元都会重新等待 RxD 端的负跳变。





图 14 串口模式 0




图 15 串口模式 1




图 16 串口模式 2




图 17 串口模式 3

增强型 UART 操作

除了标准操作模式外，UART 可实现自动地址识别和通过查询丢失的停止位进行帧错误检测。UART 还支持多机通信。

当使用帧错误检测时，丢失的位将会置位 SCON 中的 FE 位。FE 与 SM0 共用 SCON.7，通过 PCON.6 (SMOD0) 选择。如果 SMOD0 置位，SCON.7 作为 FE，SMOD0 为 0 时，SCON.7 作为 SM0。作为 FE 时，SCON.7 只能由软件清零（见图 18）。

SCON 地址: 98H									
可位寻址		7	6	5	4	3	2	1	0
复位值:	00H	SM0/FE	SM1	SM2	REN	TB8	RB8	TI	RI
位	符号	功能							
SCON.7	FE	帧错误位。当检测到一个无效停止位时, 通过 UART 接收器设置该位, 但它必须由软件清零。要使该位有效, PCON 寄存器中的 SMOD0 位必须置 1。							
SCON.7	SM0	和 SM1 定义串口操作模式。要使该位有效, PCON 寄存器中的 SMOD0 必须置 0。							
SCON.6	SM1	和 SM0 定义串行口操作模式:							
	<u>SM0</u> <u>SM1</u>	<u>UART 模式</u>	<u>波特率</u>						
	0 0	0: 移位寄存器	fosc/12 或 fosc/6 (取决于时钟模式)						
	0 1	1: 8 位 UART	可变						
	1 0	2: 9 位 UART	fosc /64 或 fosc /32(12 时钟模式); fosc /32 或 fosc /16(6 时钟模式)						
	1 1	3: 9 位 UART	可变						
SCON.5	SM2	在模式 2 和 3 中多处理机通信使能位。在模式 2 或 3 中, 若 SM2=1, 且接收到的第 9 位数据 (RB8) 是 0, 则 RI (接收中断标志) 不会被激活。在模式 1 中, 若 SM2=1 且没有接收到有效的停止位, 则 RI 不会被激活。在模式 0 中, SM2 必须是 0。							
SCON.4	REN	允许接收位。由软件置位或清除。REN=1 时, 允许接收, REN=0 时, 禁止接收。							
SCON.3	TB8	模式 2 和 3 中发送的第 9 位数据, 可以按需要由软件置位或清除。							
SCON.2	RB8	模式 2 和 3 中已接收的第 9 位数据, 在模式 1 中, 或 sm2=0, RB8 是已接收的停止位。在模式 0 中, RB8 未用。							
SCON.1	TI	发送中断标志。模式 0 中。在发送完第 8 位数据时, 由硬件置位。其它模式中, 在发送停止位之初, 由硬件置位。在任何模式中, 都必须由软件来清除 TI。							
SCON.0	RI	接收中断标志, 模式 0 中, 接收第 8 位结束时由硬件置位。在其它任何接收模式(SM2 所述情况除外)中, 在接收停止位的中间时刻由硬件置位。必须由软件清除 RI。							

图 18 串行控制寄存器 (SCON)

自动地址识别

自动地址识别是这样一种特性, 它使 UART 可以通过硬件比较从串行数据流中识别出特定的地址。这样就不必花费大量软件资源去检查每一个从串口输入的串行地址。将 SCON 内 SM2 置位可启用该特性。在 9 位 UART 模式 (模式 2 和模式 3) 下, 如果接收的字节中包含“给定”地址或“广播”地址, 接收中断标志 (RI) 将自动置位。在 9 位模式下要求第 9 个信息位为 1 以表明该信息内容是地址而非数据。

使用自动地址识别特性时, 主机通过调用特定从机地址选择与一个 (或多个) 从机通信。使用广播地址时, 所有从机都被联系。在此使用了两个特殊功能寄存器: SADDR 表示从机地址, SADEN 表示地址屏蔽。SADEN 用于定义 SADDR 内哪几位需使用而哪几位不予考虑。SADEN 可以与 SADDR 逻辑“与”得出给定的地址, 用于对每一从机进行寻址。示例如下:

```

从机 0      SADDR=1100 0000
             SADEN=1111 1101
             特定地址=1100 00X0
    
```

```

从机 1      SADDR=1100 0000
             SADEN=1111 1110
    
```

特定地址=1100 000X

上例中 SADDR 相同，而 SADEN 不同以区分两个从机。从机 0 要求 0 位为 0 而忽略 1 位。从机 1 则要求 1 位为 0 而忽略 0 位。由于从机 1 的 1 位必须为 0，从机 0 只能取独有的地址 1100 0010 以区别。由于从机 0 的 0 位必须为 1，从机 1 只能取独有的地址 1100 0001 以区别。而取地址 1100 0000 时两从机都可被寻址。

下例所示为选择从机 1、2 而不选从机 0:

从机 0 SADDR=1100 0000
 SADEN=1111 1001
 特定地址=1100 0XX0

从机 1 SADDR=1110 0000
 SADEN=1111 1010
 特定地址=1100 0X0X

从机 2 SADDR=1110 0000
 SADEN=1111 1100
 特定地址=1110 00XX

上述三个从地址只有低 3 位不同。从机 0 要求位 0=0，它可通过 1110 0110 单独寻址；从机 1 要求位 1=0，可通过 1110 0101 单独寻址；从机 2 要求位 2 为 0，可通过 1110 0011 单独寻址。由于必须使地址字节的第 2 位为“1”以屏蔽从机 2，因此使用地址 1110 0100 可选通从机 0 和 1 同时屏蔽从机 2。将 SADDR 和 SADEN 相“或”后产生每个从机的“广播”地址，结果为零的位视为无关位。大多数情况下，无关位被认为是 1，这样，“广播”地址为 FFH。复位时 SADDR 和 SADEN 均为 00H，此时产生了一个所有位都是无关位的给定地址，也即“广播”地址。这样有效地禁止了自动寻址模式，并允许微控制器使用不带有上述特性的标准 UART 驱动器。




图 19 UART 帧错误检测




图 20 UART 多机通信,自动地址识别

中断优先级结构




图 21 中断源

中断

本手册所讲述的器件提供 6 个中断源，如图 20 所示。外部中断 $\overline{INT0}$ 和 $\overline{INT1}$ 可根据寄存器 TCON 中的 IT0 和 IT1 位状态分别设置为电平或者边沿触发。实际产生的中断标志是 TCON 中的位 IE0 和 IE1。当产生外部中断时，如果是边沿触发，进入中断服务程序后由硬件清除中断标志位。如果中断是电平触发，由外部请求源而不是由片内硬件控制请求标志。

定时器 0 和定时器 1 中断由 TF0 和 TF1（分别由各自的定时/计数寄存器控制，定时器 0 工作在模式 3 时除外）产生。当产生定时器中断时，进入中断服务程序后由片内硬件清除标志位。

串口中断由 RI 和 TI 的逻辑或产生。进入中断服务程序后，这些标志均不能被硬件清除。实际上，中断服务程序通常需要确定是由 RI 还是 TI 产生的中断，然后由软件清除中断标志。

所以这些产生中断的位都可通过软件置位或清零，与通过硬件置位或清零的效果相同。简而言之，中断可由软件产生、推迟或取消。

每个中断源可通过置位或清零寄存器 IE（图 22）中的相应位分别使能或禁止。IE 中还包含一个全局禁止位 \overline{EA} ，可以立即禁止所有的中断。

中断优先级结构

每个中断源都可通过编程中断优先级寄存器 IP（图 23）和 IPH（图 24）单独设置优先级。一个中断服

务程序可响应更高级的中断，但不能响应同优先级或低级中断。最高级中断服务程序不响应其它任何中断。如果两个不同中断优先级的中断源同时申请中断时，响应较高优先级的中断申请。

如果 2 个同优先级的中断源同时申请中断。内部查询顺序将确定首先响应哪一个中断请求。查询顺序如下所示：

中断源	同级优先级
1. IE0 (外部中断 0)	(最高)
2. TF0 (定时器 0)	
3. IE1 (外部中断 1)	
4. TF1 (定时器 1)	
5. RI+TI (UART)	
6. TF2,EXF2 (定时器 2)	(最低)

注：“同级优先级”只用来处理相同优先级别中断源同时申请中断的情况。

IP 和 IPH 寄存器中包含了一些无效位。由于这些位可能用于其它 80C51 系列产品中，用户软件不应将这些位写入 1。

中断的处理

中断标志在每个机器周期的 S5P2 时采样。在下一个机器周期查询该采样。如果在 S5P2 周期时有一个标志置位，查询周期将发现它，然后中断系统产生一个 LCALL 调用对应的服务程序。由硬件产生的 LCALL 在下面任意一种情况下都会推迟执行：

1. 同级或更高级的中断已在处理中
2. 当前的周期不是正在执行指令的最后一个周期
3. 正在处理的指令是 RETI 或任何写 IE 或 IP 寄存器的指令

条件 2 确保正在处理的指令在进入任何中断服务程序前可以执行完毕。条件 3 确保了如果正在处理的指令是 RETI 或任何访问 IE 或 IP 寄存器的指令，那么在进入任何中断服务程序之前至少再执行一条指令。

查询周期在每个机器周期都会重复，所查询的值是在前一个机器周期的 S5P2 出现的值。需要注意的是，如果一个中断标志位有效但仍然没有被响应，是因为出现上面所述的情况。如果当阻碍的条件撤除时中断标志不再有效，中断将不再响应。换句话说，实际上如果中断标志有效时没有响应中断，之后将不再被记忆。每次查询周期都会更新中断标志。

IE	地址：0A8H	复位值：0X00000B
可位寻址	7 6 5 4 3 2 1 0	
	EA — ET2 ES ET1 EX1 ET0 EX0	
使能位=1：使能中断 使能位=0：禁止中断		
位	符号	功能
IE.7	EA	全局禁止位。如果 EA=0，所有的中断都被禁止;EA=1 时，所有的中断都可通过设置/清零各自的使能位单独使能或禁止。
IE.6	—	无效位。保留将来之用
IE.5	ET2	定时器 2 中断使能位
IE.4	ES	串口中断使能位
IE.3	ET1	定时器 1 中断使能位
IE.2	EX1	外部中断 1 使能位
IE.1	ET0	定时器 0 中断使能位
IE.0	EX0	外部中断 0 使能位

图 22 中断使能 (IE) 寄存器




图 23 中断优先级 (IP) 寄存器




图 24 中断优先级高 (IPH) 寄存器




图 25 中断响应时序图

查询周期和 LCALL 时序如图 25 所示。需要注意的是，如果一个更高优先级的中断在 S5P2 之前的 C3 有效（如图 24），然后根据上面的规则，它会在 C5、C6 响应中断，不执行任何低优先级中断的指令。

处理器通过执行硬件产生的 LCALL 调用相应的服务程序来应答中断。在有些情况下，它清零中断标志，另一些情况不清零。它永远不会清零串口中断标志，这需要用户软件来完成。如果外部中断是边沿触发，中断标志 (IE0 或 IE1) 会被硬件清零。硬件产生的 LCALL 将程序指针的内容压入堆栈（但不会保护 PSW）并根据响应的中断源重新将一个地址装入 PC（如表 8 所示）。

当中断服务程序执行到 RETI 指令时，通知处理器中断程序已执行完毕。然后从堆栈弹出两个字节重

新装入 PC，继续执行被中断的程序。

注意：RET 指令也可以返回被中断的程序，但这样会使中断系统认为中断仍在执行，那么后面的中断就无法响应。

外部中断

外部中断源可配置为电平触发或边沿触发（通过将寄存器 TCON 中的位 IT1 或 IT0 置位或清零实现）。如果 ITx=0，外部中断 x 通过 $\overline{\text{INTx}}$ 脚的低电平触发。如果 ITx=1，外部中断 x 为边沿触发。该模式下，对 $\overline{\text{INTx}}$ 脚连续采样，如果在一个周期为高电平而下一个周期为低电平，中断请求标志 IEx 将置位。然后通过 IEx 请求中断。

由于外部中断脚每个机器周期采样一次，输入高或低应当保持至少 12 个振荡周期以确保能够采样到。如果外部中断为边沿触发，外部中断源应当将中断脚至少保持 1 个机器周期高电平然后至少保持 1 个机器周期低电平。这样就确保了边沿能够被检测到以使 IEx 置位。当调用中断服务程序后，CPU 自动将 IEx 清零。如果外部中断为电平触发，外部中断源必须一直保持请求有效，直到产生所请求的中断。然后在中断程序结束之前撤除请求，否则将产生另一次中断。

响应时间

$\overline{\text{INT0}}$ 和 $\overline{\text{INT1}}$ 电平在每个机器周期的 S5P2 取反并锁存到 IE0 和 IE1。在下个周期之前该值不会被电路查询。如果请求有效且应答的条件正确，下个执行的指令就是硬件子程序调用请求中断。CALL 指令本身占用两个周期。因此从中断请求有效到开始执行中断服务程序的第一条指令需要至少 3 个完整的机器周期。图 25 所示为中断响应时序。

如果中断被前面所述的 3 个条件之一所阻滞，中断就需要更长的响应时间。如果同级或高优先级的中断已经在处理，额外的等待时间就取决于其它中断服务程序所耗的时间。如果正在执行的指令不是它的最后一个周期，额外的等待时间不会超过 3 个周期。因为最长的指令（MUL 和 DIV）为 4 个周期。如果正在处理的是 RETI 或者任何访问 IE 或 IP 的指令，额外的等待时间不会超过 5 个周期。完成正在处理的指令需要一个周期，再加最多 4 个周期完成下一条指令（如果指令为 MUL 和 DIV）。

因此在一个单中断系统中，响应时间总是大于 3 个周期小于 9 个周期。

如前面所述，该手册所描述的器件都具有 4 个中断优先级结构。对应的寄存器为 IE，IP 和 IPH。IPH 寄存器的功能很简单。当其与 IP 寄存器组合使用时决定每个中断的优先级。如下表所示：

优先级位		中断优先级
IPH. x	IP. x	
0	0	0（最低优先级）
0	1	1
1	0	2
1	1	3（最高优先级）

表 8 中断表

中断源	查询优先级	请求位	硬件清除?	向量地址
外部中断 0	1	IE0	N(L) ¹ Y(T) ²	03H
定时器 0 中断	2	TF0	Y	0BH
外部中断 1	3	IE1	N(L) ¹ Y(T) ²	13H
定时器 1 中断	4	TF1	Y	1BH
UART	5	RI, TI	N	23H
定时器 2 中断	6	TF2	N	2BH

注：1. L=低电平有效 2. T=边沿有效

降低 EMI

所有口控制输出时都有转换率。这限制了由于输出信号的快速切换所产生的 EMI。该转换率由工厂设定，大约为 10ns 的上升和下降时间。

降低 EMI 模式

当位 AO (AUXR.0) 置位时，禁止 ALE 输出。

AUXR (8EH)

7	6	5	4	3	2	1	0
—	—	—	—	—	—	—	AO
AUXR.0		AO		关闭 ALE 输出			

双 DPTR 结构

双 DPTR 结构 (如图 26) 提供了一种用于寻址外部数据存储器的方法。有两个 16 位 DPTR 寄存器可以寻址外部存储器。通过对 AUXR1 的 DPS 位编程可实现两个 DPTR 寄存器的切换。

- 新寄存器名: AUXR1#
- SFR 的地址: A2H
- 复位值: xxx000x0B

AUXR1 (A2H)

7	6	5	4	3	2	1	0
—	—	—	LPEP	WUPD	0	—	DPS

此处:

DPS 为 AUXR1 的位 0，用于切换指针 DPTR0 和 DPTR1

选择寄存器	DPS
DPTR0	0
DPTR1	1

当切换 DPTR0 和 DPTR1 时，应当通过软件来保存 DPS。

注意 AUXR 的位 2 不能写，而读出值为 0。通过执行 INC DPTR 指令，能对 DPS 快速切换，且不会影响 WUPD 或 LPEP 位。




图 26

DPTR 指令

DPTR 指令根据当前 AUXR1 位 0 的值，可作为数据指针。下面是使用 DPTR 的 6 个指令：

INC	DPTR	数据指针加 1
MOV	DPTR,#data16	DPTR 装载 16 位常数
MOV	A,@A+DPTR	将与 DPTR 相关的代码字节送入 ACC
MOVX	A,@DPTR	外部 RAM (16 位地址) 的内容装入 ACC
MOVX	@DPTR,A	把 ACC 的内容送到外部 RAM (16 位地址)
JMP	@A+DPTR	间接跳转到与 DPTR 相关的地址

可以通过寻址 SFR 的低字节或高字节来寻址数据指针。更详细的内容可参见应用指南 AN458。

极限参数^{1, 2, 3}

参数	值	单位
操作温度	0~+70 或 -40~+85	°C
贮存温度范围	-65~+150	°C
EA/Vpp 脚相对于 Vss 的电压	0~+13.0	V
其它任何脚相对于 Vss 的电压	-0.5~+6.5	V
每个 I/O 脚的最大 I _{OL}	15	mA
电源损耗	1.5	W

注:

1. 器件在超过上面所列的极限参数值情况下工作, 可能会造成永久性的损坏。
2. 本产品有保护器件内部的电路设计, 避免超负荷的损坏性影响。不过建议避免在超过最大值的情况下工作。
3. 参数在操作温度范围内是有效的, 除非另有规定。所有的电压都是相对 Vss 而言的, 除非另有说明。

AC 电气特性

T_{amb}=0°C~+70°C 或 -40°C~+85°C

标号	图号	参数	操作模式	电源电压	时钟频率范围		单位
					最小	最大	
1/t _{CLCL}	31	振荡器频率	6 时钟	5V ± 10%	0	30	MHz
			6 时钟	2.7V~5.5V	0	16	MHz
			12 时钟	5V ± 10%	0	33	MHz
			12 时钟	2.7V~5.5V	0	16	MHz

DC 电气特性

$T_{amb}=0^{\circ}\text{C}\sim+70^{\circ}\text{C}$ 或 $-40^{\circ}\text{C}\sim+85^{\circ}\text{C}$; $V_{cc}=2.7\text{V}$ 至 5.5V ; $V_{ss}=0\text{V}$ (16MHz 最大, CPU 时钟)

标号	参数	测试条件	极限			单位
			MIN	TYP ¹	MAX	
V _{IL}	输入低电平电压 ¹¹	4.0V<V _{cc} <5.5V	-0.5	—	0.2V _{cc} -0.1	V
		2.7V<V _{cc} <4.0V	-0.5	—	0.7 V _{cc}	V
V _{IH}	输入高电平电压(端口 0,1,2,3,EA)	—	0.2V _{cc} +0.9	—	V _{cc} +0.5	V
V _{IHI}	输入高电平电压,XTAL1,RST	—	0.7V _{cc}	—	V _{cc} +0.5	V
V _{OL}	输出低电平电压,端口 1,2 ⁸	V _{cc} =2.7V;I _{OL} =1.6mA ²	—	—	0.4	V
V _{OL1}	输出低电平电压,端口 0,ALE, $\overline{\text{PSEN}}$ ^{8,7}	V _{cc} =2.7V;I _{OL} =3.2mA ²	—	—	0.4	V
V _{OH}	输出高电平电压,端口 1,2,3 ³	V _{cc} =2.7V;I _{OH} =-20uA	V _{cc} -0.7	—	—	V
		V _{cc} =4.5V;I _{OH} =-30uA	V _{cc} -0.7	—	—	V
V _{OHI}	输出高电平电压 ALE ⁹ , $\overline{\text{PSEN}}$ ³	V _{cc} =2.7V;I _{OH} =-3.2mA	V _{cc} -0.7	—	—	V
I _{IL}	逻辑 0 输入电流,端口 1,2,3	V _{IN} =0.4V	-1	—	-50	uA
I _{TL}	逻辑 1 到 0 的转变电流,端口 1,2,3 ⁶	V _{IN} =2.0V	—	—	-650	uA
I _{LI}	输入漏电流,端口 0	0.45<V _{IN} <V _{cc} -0.3	—	—	±10	uA
I _{CC}	电源电流(参见图 34 和源码): 激活模式 空闲模式 掉电模式或时钟停止(参见图 38 的 条件) ¹²	T _{amb} =0°C~+70°C T _{amb} =-40°C~+85°C	—	—	—	—
			2	3	30	50
V _{RAM}	RAM 保持电压	—	1.2	—	—	V
R _{RST}	内部复位下拉电阻	—	40	—	225	kΩ
C _{IO}	管脚电容 ¹⁰ (除 $\overline{\text{EA}}$ 脚外)	—	—	—	15	pF

注:

- 典型值是不作保证的,所列出的值在室温、5V 条件下测试得到。
- P0、P2 口的容性负载产生的噪声会叠加到 P1、P3 和 ALE 脚的电压 V_{OL}上,这种噪声是由于总线操作时,这些管脚由 1 到 0 的负跳变而引起外部总线电容向 P0、P2 口管脚放电。在最坏的情况下(负载电容>100pF),ALE 脚产生的噪声电容可超过 0.8V。这种情况下,可通过施密特触发器或带有施密特触发器滤波输入的地址锁存器来校正 ALE。
- 当地址位稳定的情况下,P0、P2 口的容性负载会导致 ALE 和 $\overline{\text{PSEN}}$ 脚电压 V_{OH}瞬间低到 V_{cc}-0.7。
- 当 P1、P2、P3 口管脚由外部触发产生 1 到 0 的负跳变时,这些管脚会输出电流。当 V_{IN}约 2V 时,跳变电流达到最大值。
- 参看图 35 至 38 的 I_{cc} 测试条件和图 34 的 I_{cc} 与 FREQ 的关系

激活模式(工作): $I_{CC(MAX)}=1.0\text{mA}+0.9\text{mA}\times\text{FREQ}[\text{MHz}]$

激活模式(复位): $I_{CC(MAX)}=7.0\text{mA}+0.5\text{mA}\times\text{FREQ}[\text{MHz}]$

空闲方式: $I_{CC(MAX)}=1.0\text{mA}+0.18\text{mA}\times\text{FREQ}[\text{MHz}]$

- 如 T_{amb}=0°C~+70°C,I_{TL}=-650uA;T_{amb}=-40°C~+85°C,I_{TL}=-750uA

- P0、ALE、 $\overline{\text{PSEN}}$ 的负载电容为 100pF,其它管脚的负载电容为 80pF。

- 在稳定的条件下(不跳变),I_{OL}必须通过外部来限制:

每个口管脚 I_{OL} 的最大值 15mA (注:在 85°C 时的规格)

每个 8 位端口 I_{OL} 的最大值 26mA

所有输出的总 I_{OL} 的最大值 71mA

如果 I_{OL} 超过了测试条件, V_{OL} 可能会超出相关的规格, 管脚不能保证吸收电流超过测试条件下的值。

9. ALE 脚测试的 V_{OH1} 电压, 除了关闭 ALE 功能时, 这个脚的电压才以 V_{OH} 为准。
10. 管脚电容是由特性曲线得到, 并不是测试出来的, 管脚电容小于 25pF, 陶瓷封装的管脚电容小于 15pF(除了 \overline{EA} 为 25pF)。
11. 为了改善对噪声的抑制, 在 RST 脚增加了一个标称为 100ns 的噪声抑制电路, 在 INTO 和 INT1 管脚增加了标称为 15ns 的噪声抑制电路。以前生产的器件只有 5ns 的噪声抑制电路。
12. 掉电模式在 3V 时的功耗: 商业级: 典型 0.5uA, 最大 20uA; 工业级: 典型 1.0uA, 最大 30uA。

DC 电气特性

$T_{amb}=0^{\circ}\text{C}\sim+70^{\circ}\text{C}$ 或 $-40^{\circ}\text{C}\sim+85^{\circ}\text{C}$; $V_{cc}=5\text{V}\pm 10\%$; $V_{ss}=0\text{V}(33\text{MHz})$

标号	参数	测试条件	极限			单位
			MIN	TYP ¹	MAX	
V_{IL}	输入低电压	$4.5\text{V}<V_{cc}<5.5\text{V}$	-0.5	—	$0.2V_{cc}-0.1$	V
V_{IH}	输入高电压(端口 0,1,2,3, \overline{EA})	—	$0.2V_{cc}+0.9$	—	$V_{cc}+0.5$	V
V_{IH1}	输入高电压,XTAL1,RST	—	$0.7V_{cc}$	—	$V_{cc}+0.5$	V
V_{OL}	输出低电压,端口 1,2 ⁸	$V_{cc}=4.5\text{V};I_{OL}=1.6\text{mA}^2$	—	—	0.4	V
V_{OL1}	输出低电压,端口 0,ALE, \overline{PSEN} ^{8,7}	$V_{cc}=4.5\text{V};I_{OL}=3.2\text{mA}^2$	—	—	0.4	V
V_{OH}	输出高电压,端口 1,2,3 ³	$V_{cc}=4.5\text{V};I_{OH}=-30\mu\text{A}$	$V_{cc}-0.7$	—	—	V
V_{OH1}	输出高电压 ALE ⁹ , \overline{PSEN} ³	$V_{cc}=4.5\text{V};I_{OH}=-3.2\text{mA}$	$V_{cc}-0.7$	—	—	V
I_{IL}	逻辑 0 输入电流,端口 1,2,3	$V_{IN}=0.4\text{V}$	-1	—	-50	μA
I_{TL}	逻辑 1 到 0 的转变电流,端口 1,2,3 ⁶	$V_{IN}=2.0\text{V}$	—	—	-650	μA
I_{LI}	输入漏电流,端口 0	$0.45<V_{IN}<V_{cc}-0.3$	—	—	± 10	μA
I_{CC}	电源电流(参见图 34 和源码): 激活模式 空闲模式 掉电模式或时钟停止(参见图 38 的条件)	$T_{amb}=0\sim+70^{\circ}\text{C}$ $T_{amb}=-40^{\circ}\text{C}\sim+85^{\circ}\text{C}$	—	—	30	μA
			—	3	50	μA
V_{RAM}	RAM 保持电压	—	1.2	—	—	V
R_{RST}	内部复位下拉电阻	—	40	—	225	k Ω
C_{IO}	管脚电容 ¹⁰ (除 \overline{EA} 脚外)	—	—	—	15	pF

注:

1. 典型值是不作保证的, 所列出的值在室温、5V 条件下测试得到。
2. P0、P2 口的容性负载产生的噪声会叠加到 P1、P3 和 ALE 脚的电压 V_{OL} 上, 这种噪声是由于总线操作时, 这些管脚由 1 到 0 的负跳变而引起外部总线电容向 P0、P2 口管脚放电。在最坏的情况下(负载电容 $>100\text{pF}$), ALE 脚产生的噪声电容可超过 0.8V。这种情况下, 可通过施密特触发器或带有施密特触发器滤波输入的地址锁存器来校正 ALE。
3. 当地址位稳定的情况下, P0、P2 口的容性负载会导致 ALE 和 \overline{PSEN} 脚电压 V_{OH} 瞬间低到 $V_{cc}-0.7$ 。
4. 当 P1、P2、P3 口管脚由外部触发产生 1 到 0 的负跳变时, 这些管脚会输出电流。当 V_{IN} 约 2V 时, 跳变电流达到最大值。
5. 参看图 35 至 38 的 I_{cc} 测试条件和图 34 的 I_{cc} 与 FREQ 的关系

激活模式(工作): $I_{CC(MAX)}=1.0\text{mA}+0.9\text{mA}\times\text{FREQ}[\text{MHz}]$

激活模式(复位): $I_{CC(MAX)}=7.0\text{mA}+0.5\text{mA}\times\text{FREQ}[\text{MHz}]$

空闲方式: $I_{CC(MAX)} = 1.0 \text{ mA} + 0.18 \text{ mA} \times \text{FREQ. [MHz]}$

6. 如 $T_{amb} = 0^\circ\text{C} \sim +70^\circ\text{C}$, $I_{TL} = -650\mu\text{A}$; $T_{amb} = -40^\circ\text{C} \sim +85^\circ\text{C}$, $I_{TL} = -750\mu\text{A}$
7. P0、ALE、PSEN 的负载电容为 100pF, 其它管脚的负载电容为 80pF。
8. 在稳定的条件下 (不跳变), I_{OL} 必须通过外部来限制:

每个口管脚 I_{OL} 的最大值 15mA (注: 在 85°C 时的规格)

每个 8 位端口 I_{OL} 的最大值 26mA

所有输出的总 I_{OL} 的最大值 71mA

如果 I_{OL} 超过了测试条件, V_{OL} 可能会超出相关的规格, 管脚不能保证吸收电流超过测试条件下的值。

9. ALE 脚测试的 V_{OH1} 电压, 除了关闭 ALE 功能时, 这个脚的电压才以 V_{OH} 为准。
10. 管脚电容是由特性曲线得到, 并不是测试出来的, 管脚电容小于 25pF, 陶瓷封装的管脚电容小于 15pF (除了 EA 为 25pF)。
11. 为了改善对噪声的抑制, 在 RST 脚增加了一个标称为 100ns 的噪声抑制电路, 在 INTO 和 INT1 管脚增加了标称为 15ns 的噪声抑制电路。以前生产的器件只有 5ns 的噪声抑制电路。

AC 电气特性(12 时钟模式, $5V \pm 10\%$)

$T_{amb} = 0^\circ\text{C}$ to $+70^\circ\text{C}$ or -40°C to $+85^\circ\text{C}$; $V_{CC} = 5V \pm 10\%$, $V_{SS} = 0V$ ^{1,2,3,4}

Symbol	Figure	Parameter	Limits		16 MHz Clock		Unit
			MIN	MAX	MIN	MAX	
$1/t_{OCL}$	31	Oscillator frequency	0	33			MHz
t_{LHL}	27	ALE pulse width	$2t_{OCL} - 8$		117		ns
t_{AVLL}	27	Address valid to ALE low	$t_{OCL} - 13$		495		ns
t_{LLAX}	27	Address hold after ALE low	$t_{OCL} - 20$		425		ns
t_{LLIV}	27	ALE low to valid instruction in		$4t_{OCL} - 35$		215	ns
t_{LLPL}	27	ALE low to PSEN low	$t_{OCL} - 10$		525		ns
t_{PLFH}	27	PSEN pulse width	$3t_{OCL} - 10$		1775		ns
t_{PLIV}	27	PSEN low to valid instruction in		$3t_{OCL} - 35$		1525	ns
t_{PXIX}	27	Input instruction hold after PSEN	0		0		ns
t_{PXIZ}	27	Input instruction float after PSEN		$t_{OCL} - 10$		525	ns
t_{AVIV}	27	Address to valid instruction in		$5t_{OCL} - 35$		2775	ns
t_{PLAZ}	27	PSEN low to address float		10		10	ns
Data Memory							
t_{RLRH}	28	RD pulse width	$6t_{OCL} - 20$		355		ns
t_{WLWH}	29	WR pulse width	$6t_{OCL} - 20$		355		ns
t_{RLDV}	28	RD low to valid data in		$5t_{OCL} - 35$		2775	ns
t_{RHDX}	28	Data hold after RD	0		0		ns
t_{RHIZ}	28	Data float after RD		$2t_{OCL} - 10$		115	ns
t_{LLDV}	28	ALE low to valid data in		$8t_{OCL} - 35$		465	ns
t_{AVDV}	28	Address to valid data in		$9t_{OCL} - 35$		5275	ns
t_{LLWL}	28,29	ALE low to RD or WR low	$3t_{OCL} - 15$	$3t_{OCL} + 15$	1725	2025	ns
t_{AVWL}	28,29	Address valid to WR low or RD low	$4t_{OCL} - 15$		235		ns
t_{QVWX}	29	Data valid to WR transition	$t_{OCL} - 25$		375		ns
t_{WHQX}	29	Data hold after WR	$t_{OCL} - 15$		475		ns
t_{QVWH}	29	Data valid to WR high	$7t_{OCL} - 5$		4325		ns
t_{RLAZ}	28	RD low to address float		0		0	ns
t_{WHLH}	28,29	RD or WR high to ALE high	$t_{OCL} - 10$	$t_{OCL} + 10$	525	725	ns
External Clock							
t_{CHCX}	31	High time	$0.32t_{OCL}$	$t_{OCL} - t_{CHCX}$			ns
t_{ALCX}	31	Low time	$0.32t_{OCL}$	$t_{OCL} - t_{CHCX}$			ns
t_{CLOH}	31	Risetime		5			ns
t_{CHCL}	31	Falltime		5			ns
Shift register							
t_{XLXL}	30	Serial port clock cycle time	$12t_{OCL}$		750		ns
t_{QVXH}	30	Output data setup to clock rising edge	$10t_{OCL} - 25$		600		ns
t_{XHQX}	30	Output data hold after clock rising edge	$2t_{OCL} - 15$		110		ns
t_{XHDX}	30	Input data hold after clock rising edge	0		0		ns
t_{XHDV}	30	Clock rising edge to input data valid		$10t_{OCL} - 133$		492	ns

AC 电气特性(12 时钟模式, 2.7V~5.5V)

$T_{amb} = 0\text{ }^{\circ}\text{C}$ to $+70\text{ }^{\circ}\text{C}$ or $-40\text{ }^{\circ}\text{C}$ to $+85\text{ }^{\circ}\text{C}$; $V_{CC} = 2.7\text{ V}$ to 5.5 V , $V_{SS} = 0\text{ V}$

Symbol	Figure	Parameter	Limits		16 MHz Clock		Unit
			MIN	MAX	MIN	MAX	
$1/t_{\alpha\alpha}$	31	Oscillator frequency	0	16			MHz
t_{LHLL}	27	ALE pulse width	$2t_{\alpha\alpha} - 10$		115		ns
t_{AVLL}	27	Address valid to ALE low	$t_{\alpha\alpha} - 15$		475		ns
t_{LLAX}	27	Address hold after ALE low	$t_{\alpha\alpha} - 25$		375		ns
t_{LLV}	27	ALE low to valid instruction in		$4t_{\alpha\alpha} - 55$		195	ns
t_{LLPL}	27	ALE low to $\overline{\text{PSEN}}$ low	$t_{\alpha\alpha} - 15$		475		ns
t_{PLPH}	27	$\overline{\text{PSEN}}$ pulse width	$3t_{\alpha\alpha} - 15$		1725		ns
t_{PLIV}	27	$\overline{\text{PSEN}}$ low to valid instruction in		$3t_{\alpha\alpha} - 55$		1325	ns
t_{PXIX}	27	Input instruction hold after $\overline{\text{PSEN}}$	0		0		ns
t_{PXIZ}	27	Input instruction float after $\overline{\text{PSEN}}$		$t_{\alpha\alpha} - 10$		525	ns
t_{AVIV}	27	Address to valid instruction in		$5t_{\alpha\alpha} - 50$		2625	ns
t_{PLAZ}	27	$\overline{\text{PSEN}}$ low to address float		10		10	ns
Data Memory							
t_{RLRH}	28	$\overline{\text{RD}}$ pulse width	$6t_{\alpha\alpha} - 25$		350		ns
t_{WLWH}	29	$\overline{\text{WR}}$ pulse width	$6t_{\alpha\alpha} - 25$		350		ns
t_{RLDV}	28	$\overline{\text{RD}}$ low to valid data in		$5t_{\alpha\alpha} - 50$		2625	ns
t_{RHDX}	28	Data hold after $\overline{\text{RD}}$	0		0		ns
t_{RHDX}	28	Data float after $\overline{\text{RD}}$		$2t_{\alpha\alpha} - 20$		105	ns
t_{LLDV}	28	ALE low to valid data in		$8t_{\alpha\alpha} - 55$		445	ns
t_{AVDV}	28	Address to valid data in		$9t_{\alpha\alpha} - 50$		5125	ns
t_{LLWL}	28,29	ALE low to $\overline{\text{RD}}$ or $\overline{\text{WR}}$ low	$3t_{\alpha\alpha} - 20$	$3t_{\alpha\alpha} + 20$	1675	2075	ns
t_{AVWL}	28,29	Address valid to $\overline{\text{WR}}$ low or $\overline{\text{RD}}$ low	$4t_{\alpha\alpha} - 20$		230		ns
t_{QVWX}	29	Data valid to $\overline{\text{WR}}$ transition	$t_{\alpha\alpha} - 30$		325		ns
t_{WHQX}	29	Data hold after $\overline{\text{WR}}$	$t_{\alpha\alpha} - 20$		425		ns
t_{QVWH}	29	Data valid to $\overline{\text{WR}}$ high	$7t_{\alpha\alpha} - 10$		4275		ns
t_{RLAZ}	28	$\overline{\text{RD}}$ low to address float		0		0	ns
t_{WHLH}	28,29	$\overline{\text{RD}}$ or $\overline{\text{WR}}$ high to ALE high	$t_{\alpha\alpha} - 15$	$t_{\alpha\alpha} + 15$	475	775	ns
External Clock							
t_{CHCX}	31	High time	$0.32t_{\alpha\alpha}$	$t_{\alpha\alpha} - t_{\alpha CX}$			ns
$t_{\alpha CX}$	31	Low time	$0.32t_{\alpha\alpha}$	$t_{\alpha\alpha} - t_{\alpha CX}$			ns
$t_{\alpha CH}$	31	Risetime		5			ns
$t_{\alpha CL}$	31	Falltime		5			ns
Shift register							
t_{XLXL}	30	Serial port clock cycle time	$12t_{\alpha\alpha}$		750		ns
t_{QVXH}	30	Output data setup to clock rising edge	$10t_{\alpha\alpha} - 25$		600		ns
t_{XHQX}	30	Output data hold after clock rising edge	$2t_{\alpha\alpha} - 15$		110		ns
t_{XHDX}	30	Input data hold after clock rising edge	0		0		ns
t_{XHDV}	30	Clock rising edge to input data valid		$10t_{\alpha\alpha} - 133$		492	ns

AC 电气特性(6 时钟模式, 5V ±10%)

$T_{amb} = 0\text{ }^{\circ}\text{C}$ to $+70\text{ }^{\circ}\text{C}$ or $-40\text{ }^{\circ}\text{C}$ to $+85\text{ }^{\circ}\text{C}$; $V_{CC} = 5\text{ V} \pm 10\%$, $V_{SS} = 0\text{ V}$ ^{1,2,3,4,5}

Symbol	Figure	Parameter	Limits		16 MHz Clock		Unit
			MIN	MAX	MIN	MAX	
$1/t_{\alpha\alpha}$	31	Oscillator frequency	0	30			MHz
t_{LHL}	27	ALE pulse width	$t_{\alpha\alpha} - 8$		54.5		ns
t_{AVLL}	27	Address valid to ALE low	$0.5t_{\alpha\alpha} - 13$		18.25		ns
t_{LLAX}	27	Address hold after ALE low	$0.5t_{\alpha\alpha} - 20$		11.25		ns
t_{LLIV}	27	ALE low to valid instruction in		$2t_{\alpha\alpha} - 35$		90	ns
t_{LLPL}	27	ALE low to PSEN low	$0.5t_{\alpha\alpha} - 10$		21.25		ns
t_{PLPH}	27	PSEN pulse width	$1.5t_{\alpha\alpha} - 10$		83.75		ns
t_{PLIV}	27	PSEN low to valid instruction in		$1.5t_{\alpha\alpha} - 35$		58.75	ns
t_{PXIX}	27	Input instruction hold after PSEN	0		0		ns
t_{PXIZ}	27	Input instruction float after PSEN		$0.5t_{\alpha\alpha} - 10$		21.25	ns
t_{AVIV}	27	Address to valid instruction in		$2.5t_{\alpha\alpha} - 35$		121.25	ns
t_{PLAZ}	27	PSEN low to address float		10		10	ns
Data Memory							
t_{RLRH}	28	RD pulse width	$3t_{\alpha\alpha} - 20$		167.5		ns
t_{WLWH}	29	WR pulse width	$3t_{\alpha\alpha} - 20$		167.5		ns
t_{RLDV}	28	RD low to valid data in		$2.5t_{\alpha\alpha} - 35$		121.25	ns
t_{RHDX}	28	Data hold after RD	0		0		ns
t_{RHIZ}	28	Data float after RD		$t_{\alpha\alpha} - 10$		52.5	ns
t_{LLDV}	28	ALE low to valid data in		$4t_{\alpha\alpha} - 35$		215	ns
t_{AVDV}	28	Address to valid data in		$4.5t_{\alpha\alpha} - 35$		246.25	ns
t_{LLWL}	28,29	ALE low to RD or WR low	$1.5t_{\alpha\alpha} - 15$	$1.5t_{\alpha\alpha} + 15$	78.75	108.75	ns
t_{AVWL}	28,29	Address valid to WR low or RD low	$2t_{\alpha\alpha} - 15$		110		ns
t_{QWX}	29	Data valid to WR transition	$0.5t_{\alpha\alpha} - 25$		6.25		ns
t_{WHQX}	29	Data hold after WR	$0.5t_{\alpha\alpha} - 15$		16.25		ns
t_{QWH}	29	Data valid to WR high	$3.5t_{\alpha\alpha} - 5$		213.75		ns
t_{RLAZ}	28	RD low to address float		0		0	ns
t_{WHLH}	28,29	RD or WR high to ALE high	$0.5t_{\alpha\alpha} - 10$	$0.5t_{\alpha\alpha} + 10$	21.25	41.25	ns
External Clock							
t_{CHCX}	31	High time	$0.4t_{\alpha\alpha}$	$t_{\alpha\alpha} - t_{CHCX}$			ns
t_{CLCX}	31	Low time	$0.4t_{\alpha\alpha}$	$t_{\alpha\alpha} - t_{CHCX}$			ns
t_{ACH}	31	Risetime		5			ns
t_{CHL}	31	Falltime		5			ns
Shift register							
t_{XLXL}	30	Serial port clock cycle time	$6t_{\alpha\alpha}$		375		ns
t_{QVXH}	30	Output data setup to clock rising edge	$5t_{\alpha\alpha} - 25$		287.5		ns
t_{XHQX}	30	Output data hold after clock rising edge	$t_{\alpha\alpha} - 15$		47.5		ns
t_{XHDX}	30	Input data hold after clock rising edge	0		0		ns
t_{XHDV}	30	Clock rising edge to input data valid		$5t_{\alpha\alpha} - 133$		179.5	ns

AC 电气特性(6 时钟模式, 2. 7V~5. 5V)

T_{amb} = 0 °C to +70 °C or -40 °C to +85 °C ;V_{CC} =2.7 V to 5.5V V_{SS} = 0V^{1,2,3,4,5}

Symbol	Figure	Parameter	Limits		16 MHz Clock		Unit
			MIN	MAX	MIN	MAX	
1/t _{αα}	31	Oscillatorfrequency	0	16			MHz
t _{LHL}	27	ALEpulsewidth	t _{αα} -10		525		ns
t _{AVLL}	27	Address valid to ALE low	0.5t _{αα} -15		16.25		ns
t _{LLAX}	27	Address hold after ALE low	0.5t _{αα} -25		6.25		ns
t _{LLIV}	27	ALE low to valid instruction in		2t _{αα} -55		70	ns
t _{LLPL}	27	ALE low to PSEN low	0.5t _{αα} -15		16.25		ns
t _{PLPH}	27	PSEN pulsewidth	1.5t _{αα} -15		78.75		ns
t _{PLIV}	27	PSEN low to valid instruction in		1.5t _{αα} -55		38.75	ns
t _{PXIX}	27	Input instruction hold after PSEN	0		0		ns
t _{PXIZ}	27	Input instruction float after PSEN		0.5t _{αα} -10		21.25	ns
t _{AVIV}	27	Address to valid instruction in		2.5t _{αα} -50		101.25	ns
t _{PLAZ}	27	PSEN low to address float		10		10	ns
DataMemory							
t _{RLRH}	28	RD pulsewidth	3t _{αα} -25		1625		ns
t _{WLWH}	29	WR pulsewidth	3t _{αα} -25		1625		ns
t _{RLDV}	28	RD low to valid data in		2.5t _{αα} -50		106.25	ns
t _{RHDX}	28	Datahold after RD	0		0		ns
t _{RHDZ}	28	Datafloat after RD		t _{αα} -20		425	ns
t _{LLDV}	28	ALE low to valid data in		4t _{αα} -55		195	ns
t _{AVDV}	28	Address to valid data in		4.5t _{αα} -50		231.25	ns
t _{LLWL}	28,29	ALE low to RD or WR low	1.5t _{αα} -20	1.5t _{αα} +20	73.75	113.75	ns
t _{AVWL}	28,29	Address valid to WR low or RD low	2t _{αα} -20		105		ns
t _{QWX}	29	Data valid to WR transition	0.5t _{αα} -30		1.25		ns
t _{WHQX}	29	Datahold after WR	0.5t _{αα} -20		11.25		ns
t _{QWH}	29	Data valid to WR high	3.5t _{αα} -10		208.75		ns
t _{RLAZ}	28	RD low to address float		0		0	ns
t _{WHLH}	28,29	RD or WR high to ALE high	0.5t _{αα} -15	0.5t _{αα} +15	16.25	46.25	ns
ExternalClock							
t _{CHCX}	31	Hightime	0.4t _{αα}	t _{αα} -t _{αcx}			ns
t _{αCX}	31	Lowtime	0.4t _{αα}	t _{αα} -t _{αcx}			ns
t _{αCH}	31	Risetime		5			ns
t _{αCL}	31	Falltime		5			ns
Shiftregister							
t _{XLXL}	30	Serial port clock cycle time	6t _{αα}		375		ns
t _{QVXH}	30	Output data setup to clock rising edge	5t _{αα} -25		2875		ns
t _{XHQX}	30	Output data hold after clock rising edge	t _{αα} -15		475		ns
t _{XHDX}	30	Input data hold after clock rising edge	0		0		ns
t _{XHDV}	30	Clock rising edge to input data valid		5t _{αα} -133		1795	ns

AC 标号说明:

每个时序标号有 5 个特征。首先是“t”(时序), 其他特征取决于他们的位置, 用来表示信号名或信号的逻辑状态, 说明如下:

- | | | | |
|---|-----------------|---|-------------|
| A | — 地址 | P | — PSEN |
| C | — 时钟 | Q | — 数据输出 |
| D | — 输入数据 | R | — RD 信号 |
| H | — 逻辑高电平 | t | — 时间 |
| I | — 指令 (编程存储器的内容) | W | — WR 信号 |
| L | — 逻辑低电平或 ALE | X | — 不再是有效逻辑电平 |
| Z | — 悬浮 | V | — 有效 |

例如: t_{AVLL}=从地址有效到 ALE 为低的时间。

t_{LLPL}=从 ALE 为低到 PSEN 为低的时间。




图 30 移位寄存器模式时序





图 31 外部时钟驱动



NOTE:
AC inputs during testing are driven at V_{CC}-0.5 for a logic '1' and 0.45V for a logic '0'.
Timing measurements are made at t_{IH} min for a logic '1' and t_{IL} max for a logic '0'.

NOTE:
For timing purposes, a port is no longer floating when a 100mV change from load voltage occurs, and begins to float when a 100mV change from the loaded V_{OH}/V_{OL} level occurs (I_{OH}/I_{OL} ≥ ±20mA).

图 32 AC 测试输入/输出

图 33 悬浮波形




图 34 Icc vs. FREQ (12 时钟模式)

用于测量 I_{DD} 的源代码

```

/*
## as31 version V2.10 / *js* /
##
##
## source file: idd_ljmp1.asm
## list file: idd_ljmp1.lst created Fri Apr 20 15:51:40 2001

```

```

##
#####
#0000          # AUXR equ 08Eh
#0000          # CKCON equ 08Fh
#
#
#0000          # org 0
#
#LJMP_LABEL:
0000 /75;/8E;/01;  #   MOV AUXR,#001h ; turn off ALE
0003 /02;/FF;/FD;  #   LJMP LJMP_LABEL ; jump to end of address space
0005 /00;         #   NOP
#
#FFFD          # org 0fffdh
#
#LJMP_LABEL:
#
FFFD /02;/FD;FF;  #   LJMP LJMP_LABEL
# ;   NOP
#
/*
    
```




图 35 激活方式时 Icc 测试图
所有其它管脚都没有连接




图 36 空闲方式时 Icc 测试图
所有其它管脚都没有连接




图 37 激活和空闲模式时 Icc 测试时钟信号波形 ($t_{CLCH} = t_{CHCL} = 5ns$)




图 38 掉电方式时 I_{cc} 测试图(其他管脚没有连接, $V_{CC}=2V\sim 5V$)

EPROM 特性

该手册中描述的 OTP 器件可以通过一个改进的快速脉冲编程 (Quick-Pulse Programming) 算法实现编程。它不同于旧的编程方法, 区别在于 V_{PP} 的值和 $\overline{ALE}/\overline{PROG}$ 脉冲宽度和个数。

该系列包括两个标识字节可通过 EPROM 编程系统读出, 对器件进行识别。这两个标识字节可以识别出器件是由 Philips 制造的。

表 9 列出了用于读出标识字节以及编程程序存储器、加密表和加密位的逻辑电平。快速脉冲编程的电路配置和波形如图 39 和 40 所示。图 41 所示为用于正常程序存储器校验的电路配置。

快速脉冲编程

微控制器快速脉冲编程的建立如图 39 所示。注意器件使用 4 到 6MHz 振荡器。使用振荡器是因为器件要执行内部地址和程序数据的传输。

P1 口和 P2 口提供 EPROM 的编程地址, P0 口提供编程的代码字节, 如图 39 所示。RST、 \overline{PSEN} 和表 9 中指定的 P2、P3 口管脚的电平维持在‘编程代码数据’电平上。 $\overline{ALE}/\overline{PROG}$ 管脚产生的 5 个负脉冲如图 40 所示。

为了编程加密阵列, 在地址 0 至 1FH 处重复 5 个编程脉冲, 并使用‘编程加密表’电平。编程加密表后, 校验周期将产生唯一的加密数据。

为了编程保密位, 重复 5 个脉冲编程, 并使用‘编程保密位’电平。编程一个保密位后, 禁止编程程序存储器密码表, 而其它保密位仍能被编程。

注: EA/ V_{pp} 脚电压任何时候都不能超过 V_{pp} 规定的最大值, 甚至超过此值的一个小干扰都有可能导致器件永久性损坏。应精确地调整 V_{pp} 电源, 并保证少受干扰。

编程校验

如果保密位 2 和 3 都没有被编程, 可以将片内程序存储器的内容读出进行校验。P1 口和 P2 口提供所要读出的存储器的地址 (参见图 41), 其它管脚保持在‘校验程序数据’电平上 (参见表 9), 地址的内容由 P0 口输出。在这个操作中, P0 口需外接上拉电阻。

如果 64 字节加密表已被编程, P0 口的数据是程序字节与其中一个密码字节异或的结果。为了正确解码校验数据, 用户必须知道加密表的内容, 而加密表的内容不能被读出。

读标识字节

标识字节在地址 030H 和 031H 处, 采用与校验同样的方式读出。区别在于 P3.6 和 P3.7 需要保持逻辑低电平。值参考如下:

(030H) = 15H 表示器件由 Philips 制造

(031H) = 92H/97H/BBH/BDH; 表示 87C51X2/52X2/54X2/58X2

编程/校验算法

任何算法如果与表 9 所列的条件相符而且满足时序要求，则适合应用在这些单片机上。

表 9 EPROM 编程模式

方式	RST	$\overline{\text{PSEN}}$	$\overline{\text{ALE/PROG}}$	EA/Vpp	P2.7	P2.6	P3.7	P3.6
读标识	1	0	1	1	0	0	0	0
编程代码数据	1	0	0	Vpp	1	0	1	1
校验代码数据	1	0	1	1	0	0	1	1
编程密码表	1	0	0	Vpp	1	0	1	0
编程保密位 1	1	0	0	Vpp	1	1	1	1
编程保密位 2	1	0	0	Vpp	1	1	0	0
编程保密位 3	1	0	0	Vpp	0	1	0	1

注：1 ‘0’ 表示管脚低有效，‘1’ 表示管脚高有效

2 Vpp=12.75V±0.25V

3 在编程和校验期间,Vcc=5V±10%

保密位

如果所有保密位都未被编程，可以对程序存储器的代码进行校验。加密阵列被编程后，当校验程序时，程序将被加密。只有保密位 1 被编程时（见表 10），禁止 MOV_C 指令（访问外部程序存储器时）从内部存储器取代码字节，EA 脚由复位关闭，且所有 EPROM 编程被禁止。当保密位 1 和 2 同时被编程时，除了上面所述外，校验方式也被禁止。当编程了所有三个保密位时，除上面所述外，还禁止外部程序存储器。

加密阵列

64 字节加密阵列在初始状态时没有被编程。

表 10 为 EPROM 器件编程保密位

	编程加密位 ^{1,2}			保护描述
	SB1	SB2	SB3	
1	U	U	U	没有加密（如果编程了加密阵列，那代码校验将被加密）
2	P	U	U	MOV _C 指令(访问外部程序存储器时)被禁止从内部存储器取代码字节,EA 被采样并由复位关闭,EPROM 程序被禁止
3	P	P	U	同 2,再加上校验被禁止
4	P	P	P	同 3,再加上外部程序存储器被禁止

注：

1 P—已编程， U—未编程

2 其它的加密位的组合未定义




图 39 编程配置




图 40 PROG 波形





图 41 编程校验

EPROM 编程和校验特性

Tamb=21℃~27℃, Vcc=5V±10%, Vss=0V (参见图 42)

SYMBOL	PARAMETER	MIN	MAX	UNIT
V _{PP}	Programmingsupplyvoltage	12.5	13.0	V
I _{PP}	Programmingsupplycurrent		50 ¹	mA
1/t _{CLQ}	Oscillatorfrequency	4	6	MHz
t _{AVGL}	Address setup to $\overline{\text{PROG}}$ low	48t _{CLQ}		
t _{GHAX}	Address hold after $\overline{\text{PROG}}$	48t _{CLQ}		
t _{DVGL}	Data setup to $\overline{\text{PROG}}$ low	48t _{CLQ}		
t _{GHDX}	Data hold after $\overline{\text{PROG}}$	48t _{CLQ}		
t _{BHSH}	P2.7(ENABLE ⁻) high to V _{PP}	48t _{CLQ}		
t _{SHGL}	V _{PP} setup to $\overline{\text{PROG}}$ low	10		μs
t _{GHS}	V _{PP} hold after $\overline{\text{PROG}}$	10		μs
t _{GLGH}	$\overline{\text{PROG}}$ width	90	110	μs
t _{AVQV}	Address to data valid		48t _{CLQ}	
t _{ELQZ}	ENABLE low to data valid		48t _{CLQ}	
t _{BHQZ}	Data float after ENABLE ⁻	0	48t _{CLQ}	
t _{GHQL}	$\overline{\text{PROG}}$ high to $\overline{\text{PROG}}$ low	10		μs



注:


* 对于编程配置, 参见图 39

对于校验条件, 参见图 41

** 参见表 9

图 42 EPROM 编程和校验


DIP40 封装



DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT	A max.	A ₁ min.	A ₂ max.	b	b ₁	c	D ⁽¹⁾	E ⁽¹⁾	e	e ₁	L	M _E	M _H	w	Z ⁽¹⁾ max.
mm	4.7	0.51	4.0	1.70 1.14	0.53 0.38	0.36 0.23	52.50 51.50	14.1 13.7	2.54	15.24	3.60 3.05	15.80 15.24	17.42 15.90	0.254	2.25
inches	0.19	0.020	0.16	0.067 0.045	0.021 0.015	0.014 0.009	2.067 2.028	0.56 0.54	0.10	0.60	0.14 0.12	0.62 0.60	0.69 0.63	0.01	0.089


PLCC 封装



DIMENSIONS (mm dimensions are derived from the original inch dimensions)

UNIT	A	A ₁ min.	A ₃	A ₄ max.	b _p	b ₁	D ⁽¹⁾	E ⁽¹⁾	e	e _D	e _E	H _D	H _E	k	L _p	v	w	y	Z _D ⁽¹⁾ max.	Z _E ⁽¹⁾ max.	β
mm	4.57 4.19	0.51	0.25	3.05	0.53 0.33	0.81 0.66	16.66 16.51	16.66 16.51	1.27	16.00 14.99	16.00 14.99	17.65 17.40	17.65 17.40	1.22 1.07	1.44 1.02	0.18	0.18	0.1	2.16	2.16	45°
inches	0.180 0.165	0.02	0.01	0.12	0.021 0.013	0.032 0.026	0.656 0.650	0.656 0.650	0.05	0.63 0.59	0.63 0.59	0.695 0.685	0.695 0.685	0.048 0.042	0.057 0.040	0.007	0.007	0.004	0.085	0.085	


LQFP 封装



DIMENSIONS (mm are the original dimensions)

UNIT	A _{max.}	A ₁	A ₂	A ₃	b _p	c	D ⁽¹⁾	E ⁽¹⁾	e	H _D	H _E	L	L _p	v	w	y	Z _D ⁽¹⁾	Z _E ⁽¹⁾	θ
mm	1.6	0.15 0.05	1.45 1.35	0.25	0.45 0.30	0.20 0.12	10.1 9.9	10.1 9.9	0.8	12.15 11.85	12.15 11.85	1	0.75 0.45	0.2	0.2	0.1	1.14 0.85	1.14 0.85	7° 0°

TSSOP38 封装



DIMENSIONS (mm are the original dimensions).

UNIT	A max.	A ₁	A ₂	A ₃	b _p	c	D ⁽¹⁾	E ⁽²⁾	e	H _E	L	L _p	v	w	y	Z ⁽¹⁾	q
mm	1.10	0.15 0.05	0.95 0.85	0.25	0.27 0.17	0.20 0.09	9.80 9.60	4.50 4.30	0.50	6.40	1.00	0.70 0.50	0.20	0.08	0.08	0.49 0.21	8° 0°