



AT91SAM7X256/128 Summary Preliminary

(中文版)

北京世纪联信科技有限公司

中国 北京 海淀区知春路碧兴园 A 座 2305 号

邮编： 100088

电话： (010) 51735791/2

传真： (010) 51735793



免责声明

本资料英文版本来源于互联网，将其译成中文版本以便于中国广大ARM爱好者交流、学习，请勿用于任何商业目的。

本文件为英文原本之非正式翻译，不保证翻译的真实性和准确性，同时声明文件以英文版本为准。

由于嵌入式领域我国并无统一名称规范，大部分术语均直译，另有部分术语参考了ATMEL公司的AT91SAM7S64中文资料，由于译者对嵌入式领域理解的深度有限，难免有疏漏和错误之处，也希望大家指出。

译：车亮 @ 北京世纪联信科技有限公司

TEL：010-51735791

E-mail: f234f234@163.com

功能特点

- 内部集成 ARM7TDMI® ARM® Thumb® 处理器
 - 高性能 32位 RISC 架构
 - 高密度 16位 指令集
 - MIPS/Watt (每秒百万条指令/瓦) 指标处于领先水平
 - 支持嵌入式 ICE 内电路仿真以及调试通讯接口
- 片内高速 Flash
 - 256K 字节 (AT91SAM7X256) , 共 1024 页, 每页 256 字节
 - 128K 字节 (AT91SAM7X128) , 共 512 页, 每页 256 字节
 - 最差情况下仍保持 30 MHz 的单时钟周期存取速度
 - 预读取缓冲器使 Thumb 指令最优化运行以达到最高速度
 - 每页编程时间为 6 ms, 包括页自动擦除, 全片擦除时间为 15 ms
 - 10,000 次擦写次数, 10 年数据保存能力, 扇区锁定能力, 设置 Flash 安全位
 - 对大量的数据内容提供快速 Flash 编程接口
- 片内高速 SRAM, 最高速度下单时钟周期存取
 - 64K 字节 (AT91SAM7X256)
 - 32K 字节 (AT91SAM7X128)
- 内存控制器 (MC)
 - 嵌入式 Flash 控制器, 中止状态和未对齐检测
- 复位控制器 (RSTC)
 - 基于上电复位单元和经过工厂标定的低功耗掉电检测
 - 提供外部信号整形和复位源状态
- 时钟发生器 (CKGR)
 - 低功耗 RC 振荡器, 3 到 20 MHz 片上振荡器和一个 PLL
- 电源管理控制器 (PMC)
 - 具有电源优化功能, 包括慢速时钟模式 (低于 500 Hz) 和空闲模式
 - 四个可编程外部时钟信号
- 先进中断控制器 (AIC)
 - 可分别单独屏蔽的、具有八个优先级的向量中断源
 - 两个外部中断源和一个快速中断源, 带有伪中断保护
- 调试单元 (DBGU)
 - 两线 UART , 支持调试通讯接口中断, 可编程禁止 ICE 访问
- 周期性间隔定时器 (PIT)
 - 20 位 可编程计数器以及 12 位间隔计数器
- 时间窗看门狗定时器(WDT)
 - 12 位受预设值保护的可编程计数器
 - 向系统提供复位或中断信号
 - 当处理器处于调试模式或空闲状态时可以停止计数器
- 实时定时器 (RTT)
 - 具有警告功能的 32 位自由运行计时器
 - 以内部 RC 振荡器为时钟源
- 两个并行输入/输出控制器 (PIO)
 - 62个可编程的复用 I/O , 每个 I/O 最多可以支持两个外设功能
 - 每个 I/O 口的电平变化都可以产生中断
 - 可以独自编程为开漏、上拉电阻和同步输出



AT91 ARM® Thumb®-based Microcontrollers

AT91SAM7X256
AT91SAM7X128

Summary

Preliminary



- 13 个外围数据 DMA 控制器 (PDC) 通道
- 一个 USB 2.0 全速 (每秒 12 Mbits) 设备接口
 - 具有片上收发器, 大小为 1352 字节的可配置集成 FIFO
- 一个 10/100 base-T (Mbps) 的以太网口
 - 媒体独立接口 (MII) 或精简媒体独立接口 (RMII)
 - 集成 28 字节的 FIFO 和专门用于收发数据的 DMA 通道
- 一个兼容 CAN 2.0A 和 CAN 2.0B 的 CAN 控制器
 - 8 个完全可编程消息对象邮箱, 16 位时间标志计数器
- 一个同步串行控制器 (SSC)
 - 每个接受器和发送器都有独立的时钟和帧同步信号
 - 支持 I²S 模拟接口, 支持分时复用
 - 支持 32 位数据传输的高速连续数据流功能
- 两个通用同步/异步收发器 (USART)
 - 独立的波特率发生器, 可以 IrDA 红外调制/解调
 - 支持 ISO7816 T0/T1 智能卡, 硬件握手信号以及 RS485
 - USART1 口支持全 Modem 线
- 两个主/从串行外设接口 (SPI)
 - 8 位到 16 位可编程数据长度, 四个外围设备片选线
- 一个 3 通道 16 位 定时器/计数器 (TC)
 - 三个外部时钟输入, 每个通道有两个通用 I/O 引脚
 - 双路 PWM 发生器, 捕捉/波形模式, 递增/递减计数功能
- 一个 4 通道的 16 位 PWM 控制器 (PWMC)
- 一个两线接口 (TWI)
 - 只支持主模式, 支持所有的两线 Atmel EEPROM
- 一个 8 通道 10 位模数转化器, 其中四个通道与数字 I/O 接口复用
- SAM-BA™ Boot 助手
 - 默认 Boot 编程方式
 - 与 SAM-BA 图形用户界面的接口
- IEEE 1149.1 JTAG 边界扫描支持所有数字引脚
- 容许 5V 输入/输出, 包括四个高电流驱动 I/O 线, 每个高达 16 mA
- 电源提供
 - 片上 1.8V 稳压器, 可以为内核及外部组件提供高达 100 mA 的电流
 - 3.3V VDDIO 提供 I/O 线电源, 独立的 3.3V VDDFLASH 提供 Flash 电源
 - 具有掉电检测的 1.8V VDDCORE 提供内核电源
- 全静态操作: 在 1.65V 和 85°C 的极限条件下仍能保持 55 MHz
- 封装为 100 引脚的 LQFP

1. 概述

AT91SAM7X256/128 是基于 32 位 ARM RISC 处理器的系列微控制器中的一员，集成有 256/128K 字节的高速 Flash 和 64/32K 字节的 SRAM 和全套外围设备，其中包括了一个 802.3 Ethernet 网口和一个 CAN 控制器。一整套系统功能单元使需要的外部组件数为最少。

片内 Flash 存储器可以经由 JTAG-ICE 接口系统内编程，也可以通过产品程序员经由并行接口优先对其进行编程。内置锁定位和安全位可以保护固件防止其被误覆盖并能保持其内容的机密性。

AT91SAM7X256/128 系统控制器包含了一个管理微控制器和整个系统的上电时序的复位控制器。相应设备的操作会被内置掉电检测器和一个以集成 RC 振荡器为时钟源的看门狗定时器监测记录。

AT91SAM7X256/128 在一块芯片上集成了 ARM7TDMI 处理器，片内 Flash 和 SRAM，以及包括 USART、SPI、CAN 控制器、Ethernet 网口、定时器/计数器、RTT 和模数转换器在内的一系列外围设备，可以很好的为很多嵌入式控制应用提供灵活、成本优化的方案，特别在是一些要用到 Ethernet 网络、CAN 总线和 Zigbee 无线网络通讯的领域。

2. AT91SAM7X256 和 AT91SAM7X128 的配置比较

AT91SAM7X256 和 AT91SAM7X128 仅在存储器大小上有所差别。Table 2-1 是这两个设备的主要配置差别。

Table 2-1. 配置差别

设备	Flash	SRAM
AT91SAM7X256	256K 字节	64K 字节
AT91SAM7X128	128K 字节	32K 字节



4. 信号描述

Table 4-1. 信号描述清单

信号名称	功能	类型	有效电平	备注
电源				
VDDIN	电压调节器和 ADC 电源输入	电源		3V 到 3.6V
VDDOUT	电压调节器输出	电源		1.85V
VDDFLASH	为 Flash 和 USB 供电	电源		3V 到 3.6V
VDDIO	为 I/O 口线供电	电源		3V 到 3.6V
VDDCORE	为内核供电	电源		1.65V 到 1.95V
VDDPLL	PLL	电源		1.65V 到 1.95V
GND	接地	接地		
时钟、振荡器和 PLL				
XIN	主振荡器输入	输入		
XOUT	主振荡器输出	输出		
PLLRC	PLL 滤波器	输入		
PCK0 - PCK3	可编程时钟输出	输出		
ICE 和 JTAG				
TCK	测试时钟	输入		无上拉电阻
TDI	测试数据输入	输入		无上拉电阻
TDO	测试数据输出	输出		
TMS	测试模式选择	输入		无上拉电阻
JTAGSEL	JTAG 选择	输入		有下拉电阻
Flash 存储器				
ERASE	Flash 和 NVM 配置位擦除命令	输入	高	有下拉电阻
复位/测试				
NRST	微控制器复位	I/O	低	有上拉电阻，开漏输出
TST	测试模式选择	输入	高	有下拉电阻
调试单元				
DRXD	调试接受数据	输入		
DTXD	调试发送数据	输出		
AIC				
IRQ0 - IRQ1	外部中断输入	输入		
FIQ	快速中断输入	输入		
PIO				
PA0 - PA30	并行 IO 控制器 A	I/O		复位时上拉输入
PB0 - PB30	并行 IO 控制器 B	I/O		复位时上拉输入



Table 4-1. 信号描述清单(接上页)

信号名称	功能	类型	有效电平	备注
USB 设备端口				
DDM	USB 设备接口数据 -	模拟量		
DDP	USB 设备接口数据 +	模拟量		
USART				
SCK0 - SCK1	串行时钟	I/O		
TXD0 - TXD1	发送数据	I/O		
RXD0 - RXD1	接收数据	输入		
RTS0 - RTS1	请求发送	输出		
CTS0 - CTS1	清零后发送	输入		
DCD1	数据载波检测	输入		
DTR1	数据终端准备就绪	输出		
DSR1	数据操作准备就绪	输入		
RI1	振铃提示	输入		
同步串行控制器				
TD	发送数据	输出		
RD	接收数据	输入		
TK	发送时钟	I/O		
RK	接收时钟	I/O		
TF	发送帧同步	I/O		
RF	接收帧同步	I/O		
定时器/计数器				
TCLK0 - TCLK2	外部时钟输入	输入		
TIOA0 - TIOA2	I/O 线 A	I/O		
TIOB0 - TIOB2	I/O 线 B	I/O		
PWM 控制器				
PWM0 - PWM3	PWM 通道	输出		
串行外设接口 - SPIx				
SPIx_MISO	主机输入, 从机输出	I/O		
SPIx_MOSI	主机输出, 从机输入	I/O		
SPIx_SPCK	SPI 串行时钟	I/O		
SPIx_NPCS0	SPI 外设片选 0	I/O	低	
SPIx_NPCS1-NPCS3	SPI 外设片选 1 - 3	输出	低	
两线接口				
TWD	两线串行数据	I/O		
TWCK	两线串行时钟	I/O		



Table 4-1. 信号描述清单(接上页)

信号名称	功能	类型	有效电平	备注
模数转换器				
AD0-AD3	模拟输入	模拟量		复位时数字上拉输入
AD4-AD7	模拟输入	模拟量		模拟输入
ADTRG	ADC 触发	输入		
ADVREF	ADC 基准	模拟量		
快速 Flash 编程接口				
PGMEN0-PGMEN1	编程使能	输入		
PGMM0-PGMM3	编程模式	输入		
PGMD0-PGMD15	编程数据	I/O		
PGMRDY	编程就绪	输出	高	
PGMNVALID	数据方向	输出	低	
PGMNOE	编程就绪	输入	低	
PGMCK	编程时钟	输入		
PGMNCMD	编程命令	输入	低	
CAN 控制器				
CANRX	CAN 输入	输入		
CANTX	CAN 输出	输出		
Ethernet MAC 10/100				
EREFCK	参考时钟	输入		仅 RMII
ETXCK	发送时钟	输入		仅 MII
ERXCK	接收时钟	输入		仅 MII
ETXEN	发送时钟	输出		
ETX0 - ETX3	发送数据	输出		仅 ETX0 - ETX1 在 RMII 模式
ETXER	发送编码错误	输出		仅 MII only
ERXDV	接收数据有效	输入		MII only
ECRSDV	载波检测和数据有效	输入		仅 RMII
ERX0 - ERX3	接收数据	输入		仅 ERX0 - ERX1 在 RMII 模式
ERXER	接收错误	输入		
ECS	载波检测	输入		仅 MII
ECOL	冲突检测	输入		仅 MII
EMDC	管理数据时钟	输出		
EMDIO	管理数据输入/输出	I/O		
EF100	强制 100 Mbits/秒	输出	高	仅 RMII


5. 封装

AT91SAM7X256/128 封装为 100 引脚的 LQFP。

5.1 100 脚 LQFP 封装的外观

Figure 5-1 是 100 脚 LQFP 封装的引脚位置情况。具体的机械尺寸情况在完整的芯片手册的机械特性一节有详细描述。

Figure 5-1. 100 脚 LQFP 引脚图 (顶视图)



5.2 AT91SAM7X256/128 引脚排列

Table 5-1. 100 脚 LQFP 封装的引脚排列情况

1	ADVREF	26	PA18/PGMD6	51	TDI	76	TDO
2	GND	27	PB9	52	GND	77	JTAGSEL
3	AD4	28	PB8	53	PB16	78	TMS
4	AD5	29	PB14	54	PB4	79	TCK
5	AD6	30	PB13	55	PA23/PGMD11	80	PA30
6	AD7	31	PB6	56	PA24/PGMD12	81	PA0/PGMEN0
7	VDDOUT	32	GND	57	NRST	82	PA1/PGMEN1
8	VDDIN	33	VDDIO	58	TST	83	GND
9	PB27/AD0	34	PB5	59	PA25/PGMD13	84	VDDIO
10	PB28/AD1	35	PB15	60	PA26/PGMD14	85	PA3
11	PB29/AD2	36	PB17	61	VDDIO	86	PA2
12	PB30/AD3	37	VDDCORE	62	VDDCORE	87	VDDCORE
13	PA8/PGMM0	38	PB7	63	PB18	88	PA4/PGMNCMD
14	PA9/PGMM1	39	PB12	64	PB19	89	PA5/PGMRDY
15	VDDCORE	40	PB0	65	PB20	90	PA6/PGMNOE
16	GND	41	PB1	66	PB21	91	PA7/PGMNVALID
17	VDDIO	42	PB2	67	PB22	92	ERASE
18	PA10/PGMM2	43	PB3	68	GND	93	DDM
19	PA11/PGMM3	44	PB10	69	PB23	94	DDP
20	PA12/PGMD0	45	PB11	70	PB24	95	VDDFLASH
21	PA13/PGMD1	46	PA19/PGMD7	71	PB25	96	GND
22	PA14/PGMD2	47	PA20/PGMD8	72	PB26	97	XIN/PGMCK
23	PA15/PGMD3	48	VDDIO	73	PA27/PGMD15	98	XOUT
24	PA16/PGMD4	49	PA21/PGMD9	74	PA28	99	PLLRC
25	PA17/PGMD5	50	PA22/PGMD10	75	PA29	100	VDDPLL

6. 电源相关

6.1 电源

AT91SAM7X256/128 有六种类型的供电引脚，并集成有一个电压调节器，因而对其仅提供一种电压即可。这六种电源类型如下：

- VDDIN 引脚：为电压调节器和 ADC 供电；电压范围为 3.0V 到 3.6V。标称值为 3.3V。为了降低电流消耗，当电压调节器和 ADC 不使用的時候，VDDIN、ADVREF、AD5、AD6 和 AD7 应与 GND 相连接，VDDOUT 悬空。
- VDDOUT 引脚：为 1.8V 电压调节器的输出。
- VDDIO 引脚：为 I/O 线供电；电压范围为 3.0V 到 3.6V，标称值为 3.3V。
- VDDFLASH 引脚：为 USB 收发器和部分 Flash 供电，而且需要 Flash 进行适当的操作；电压范围为 3.0V 到 3.6V，标称值为 3.3V。
- VDDCORE 引脚：为逻辑部件供电；电压范围为 1.65V 到 1.95V。一般为 1.8V。其可通过解耦电容与 VDDOUT 引脚相连。VDDCORE 需要芯片及其片内进行适当的操作。
- VDDPLL 引脚：为振荡器和 PLL 供电。可直接与 VDDOUT 引脚相连。

不同的电源引脚都没有各自单独的接地引脚，因此 GND 引脚与系统地的连接要尽可能的短。

6.2 电源消耗

在 25°C 时，AT91SAM7X256/128 的 VDDCORE 引脚有一个少于 60 μ A 的静态电流，在掉电检测未被激活时包括 RC 振荡器、电压调节器和上电复位。若激活掉电检测则会增加 28 μ A 的静态电流。

全速读写 Flash 时 VDDCORE 引脚的动态电源消耗小于 90 mA，同样情况下，VDDFLASH 引脚的电源消耗不会超过 10 mA。

6.3 电压调节器

AT91SAM7X256/128 片内有一个受系统控制器管理的电压调节器。

在正常情况下，电压调节器消耗少于 100 μ A 的静态电流，其输出电流为 100 mA。

电压调节器还有一个低耗电模式，在这个模式下，其消耗少于 25 μ A 的静态电流，输出电流为 1 mA。

VDDOUT 引脚必须要引入适当的输出解耦以便于减少纹波和避免振荡。最好的方法便是用两个并联的电容：一个大小为 470 pF (或


1 nF)的外部 NPO 电容要在尽可能靠近芯片的位置连接 VDDOUT 和 GND；另一个大小为 2.2 μ F (或 3.3 μ F)的外部 X7R 电容应连接在 VDDOUT 和 GND之间。

VDDIN 也必须要适当的输入解耦以便于改善启动的稳定性和减少源电压降。输入解耦电容器要接在接近芯片的位置。例如，可以将一个 100 nF 的 NPO 电容器和一个 4.7 μ F 的 X7R 电容器并联连入。

6.4 典型电源连接图

AT91SAM7X256/128 支持一个 3.3V 的单电源模式。内部调节器的输入与 3.3V 电源相连，其输出连接到 VDDCORE 和 VDDPLL。Figure 6-1 是用于 USB 总线供电系统的供电结构图。

Figure 6-1. 3.3V 系统单电源供电结构图



7. I/O 线相关

7.1 JTAG 接口引脚

TMS、TDI 和 TCK 都是施密特触发器型的输入引脚，都不允许 5V 输入。TMS、TDI 和 TCK 都没有集成上拉电阻。

TDO 是一个输出引脚，输出电平可达 VDDIO，没有上拉电阻。

JTAGSEL 引脚用于在高电平时选择 JTAG 边界扫描。JTAGSEL 引脚集成了一个永久的、大小为对地 15 k Ω 的下拉电阻，所以在正常的工作模式下可以悬空。

7.2 测试引脚

TST 引脚用于生产检测或在高电平时用于 AT91SAM7X256/128 的快速编程模式。TST 引脚集成了一个永久的、大小为对地 15 k Ω 的下拉电阻，所以在正常的工作模式下可以悬空。

要进入快速编程模式，TST 引脚及 PA0 和 PA1 引脚要置高电平，PA2 引脚置低电平。

在 PA0 或 PA1 引脚为零时将 TST 引脚置高电平会产生无法预测的结果。

7.3 复位引脚

NRST 引脚是一个带一个开漏输出缓存的双向引脚。其由片上复位控制器控制，可以向外部组件发送一个复位信号或者外部电路拉低复位微控制器。复位脉冲的长度没有限制，复位控制器可以保证最小脉冲长度。因此可以方便的在 NRST 引脚上连接一个简单按钮用于系统用户复位，NRST 信号也可以用于复位所有的系统组件。

NRST 引脚和 VDDIO 之间集成了一个永久的上拉电阻。

7.4 擦除引脚

ERASE 引脚用于重新初始化 Flash 内容和一些 NVM 位。其集成了一个永久的、大小为对地 15 k Ω 的下拉电阻，所以其在正常工作模式下可以被悬空。

这个引脚通过 RC 振荡器防抖动 (debounce) 以加强容错能力，其最小防抖动时间为 200 ms。

7.5 PIO 控制器端口

所有的 I/O 口线包括从 PA0 到 PA30 以及从 PB0 到 PB30 都是允许 5V 输入输出，而且都集成有一个可编程上拉电阻。通过 PIO 控制器可以对每个 I/O 端口的上拉电阻进行单独编程。

容许 5V 输入输出意味着 I/O 端口可以输出 VDDIO 的电平，但是输入电平可以高达 5.5V。但是，当可编程上拉电阻使能时，I/O 端口的输入电压高于 VDDIO 时可能会产生无法预测的结果。特别是在复位时一定要注意，因为在复位时所有的 I/O 端口默认为带上拉电阻得输入端口。



7.6 I/O 端口驱动电流

PIO 端口的 PA0 到 PA3 端口可以驱动高电流，每个端口可长时间驱动高达 16 mA 的电流。

其余的端口只可以驱动 8 mA。

但是，所有 I/O 端口的输出电流之和不能超过 200 mA。

8. 处理器和结构

8.1 ARM7TDMI 处理器

- 基于 ARMv4T 冯 - 诺伊曼结构的 RISC 处理器
 - 运行速度可达 55 MHz，平均每个时钟周期可执行的指令数为 0.9 MIPS/MHz
- 两个指令集
 - ARM[®] 高性能 32 位指令集
 - Thumb[®] 高代码密度 16 位指令集
- 三级流水线结构
 - 指令获取 (F)
 - 指令解码 (D)
 - 执行 (E)

8.2 调试和测试和

- 集成的片上电路内仿真器
 - 两个观察点单元
 - 通过 JTAG 协议访问测试访问端口
 - 调试通讯通道
- 调试单元
 - 两线 UART
 - 调试通讯通道中断处理
 - 芯片 ID 寄存器
- 可对所有数字引脚进行 IEEE1149.1 JTAG 边界扫描

8.3 存储器控制器

- 可编程的总线仲裁
 - 处理来自 ARM7TDMI 和外围数据控制器的请求
- 地址译码器可以提供以下片选信号
 - 三个 1M 字节的内部存取区
 - 一个 256M 字节的片内外设区
- 中止状态寄存器
 - 导致中止的访问的来源、类型及各种参数均会被保存
 - 可以检测坏掉的指针以方便调试
- 未对齐检测
 - 对所有访问数据进行对齐检查
 - 检测到未对齐时产生中止
- 重映射命令
 - 将内部 SRAM 重映射到片内非易失存储器的位置
 - 允许处理动态异常向量

- 片内 Flash 控制器
 - 片内 Flash 接口，多达三个的可编程等待状态
 - 最优化读取接口，缓冲并预处理 16 位请求，减少所需要的等待状态
 - 受预设值保护的编程、擦除及锁定/解锁定序器
 - 自动连续的编程、擦除及锁定操作
 - 当禁止操作发生时则产生中断

8.4 外围设备数据控制器

- 处理外设与存储器之间的数据传输
- 13个通道
 - 每个 USART 口有两个通道
 - 调试单元有两个通道
 - 串行同步控制器有两个通道
 - 每个串行外设接口有两个通道
 - 每个模数转换器有一个通道
- 低的总线仲裁开销
 - 从存储器到外设需要一个主时钟周期
 - 从外设到存储器需要两个主时钟周期
- 通过“下一个指针”管理减少所需中断时间

9. 存储器

9.1 AT91SAM7X256

- 256K 字节的 Flash 存储器
 - 1024 页，每页 256 字节
 - 快速的访问时间，最差条件下一个访问周期仍能达到 30 MHz
 - 页编程时间为 6 ms，包括页自动擦除
 - 不进行页擦除的页编程时间：3 ms
 - 全片擦除时间为 15 ms
 - 10,000 次擦写寿命，10 年数据保存能力
 - 16 个锁定位，每一个保护 64 页中的 16 个部分
 - 可进入保护模式以确保 Flash 中内容的安全
- 64K 字节快速 SRAM
 - 全速时可以单时钟周期访问

9.2 AT91SAM7X128

- 128K 字节的 Flash 存储器
 - 512 页，每页 256 字节
 - 快速访问时间，最差条件下一个访问周期仍能达到 30 MHz
 - 页编程时间为 6 ms，包括页自动擦除
 - 不进行页擦除的页编程时间：3 ms
 - 全片擦除时间为 15 ms
 - 10,000 次擦写寿命，10 年数据保存能力
 - 8 个锁定位，每一个保护 64 页中的 8 个部分
 - 可进入保护模式以确保 Flash 中内容的安全
- 32K 字节快速 SRAM
 - 全速时可以单时钟周期访问

9.3 存储器映射

9.3.1 片内 RAM

- The AT91SAM7X256 片内有一个高速 64K 字节 SRAM
- The AT91SAM7X128 片内有一个高速 32K 字节 SRAM

复位后直到执行映射命令之前，SRAM 仅能通过地址 0x0020 0000 访问。重映射之后，SRAM 则可以通过地址 0x0 访问。

9.3.2 片内 ROM

AT91SAM7X256/128 片内有一个内部 ROM。ROM 始终映射在地址 0x30 0000。ROM 包含了 FFPI 和 SAM-BA 程序。

9.3.3 片内 Flash

- The AT91SAM7X256 片上有一个 256K 字节的 Flash
- The AT91SAM7X128 片上有一个 128K 字节的 Flash

Flash 存储器的地址始终映射在 0x0010 0000。在复位之后重映射命令之前也可以在地址 0x0 访问。

一个通用的 NVM (GPNVM) 位被用来判断是从 ROM (默认) 启动还是从 Flash 启动。

这个 GPNVM 位可以通过 EFC 用户接口的“清除通用 NVM 位”和“设置通用 NVM 位”命令来对其分别置 0 或置 1。

把 GPNVM 位 2 置 1 可以选择从 Flash 启动。可以用 ERASE 引脚清除 GPNVM 位 2 则恢复为默认的从 ROM 启动。

Figure 9-1. GPNVM Bit 2 = 0 (默认)时的片内存储器映射





Figure 9-2. GPNVM Bit 2 = 1 时的片内存储器映射



9.4 片内 Flash

9.4.1 Flash 概述

- AT91SAM7X256 的 Flash 模块共 1024 页，每页 256 字节。一共 65,536 个 32 位字。
- AT91SAM7X128 的 Flash 模块共 512 页，每页 256 字节。一共 32,768 个 32 位字。

Flash 模块包含一个 256 字节的写缓存，可通过 32 位的接口访问。

由于集成了电源复位单元和掉电检测，Flash 性能得到改善，因为防止了当供电发生变化时编码错误的情况，即便是最差的条件也可起作用。

当 Flash 不使用时（读或写访问），其将自动进入待命模式。

9.4.2 片内 Flash 控制器

片内 Flash 控制器 (EFC) 管理系统的各个主机执行的存储器访问。其控制对 Flash 的读访问及对写缓存的写访问。其还包含一个映射到 APB 上存储器控制器的用户接口，通过此用户接口可进行一下操作：

- 对 Flash 的访问参数进行编程 (等待位个数，时序等)
- 启动一些常用命令诸如全片擦除、页擦除、页编程、NVM 位设置、NVM 位清除等
- 获取上一个命令的终止状态
- 获取错误状态
- 上个命令结束时或发生错误时产生中断

片内 Flash 控制器还提供一个双 32 位预取缓存，以使对 Flash 的 16 位访问达到最优化。这一点在处理器工作于 Thumb 模式下尤为有效。

9.4.3 锁定区域

9.4.3.1 AT91SAM7X256

片内 Flash 控制器管理 16 个锁定位保护 Flash 上的 16 个区以防止其被以外擦除或编程。AT91SAM7X256 包含的 16 个锁定区域每个包含 64 页，每页大小为 256 字节。每个锁定区域的大小为 16K 字节。

如果对一个被锁定的区域进行擦除或编程命令，这个命令会被中止，然后 EFC 会触发一个中断。

这 16 个 NVM 位可以通过 EFC 用户接口进行软件编程。“设置锁定位”命令使能保护，“清除锁定位”命令解除锁定区域锁定。也可以通过 ERASE 引脚清除锁定位解锁所有 Flash 区域。

9.4.3.2 AT91SAM7X128

片内 Flash 控制器管理 8 个锁定位保护 Flash 上的 8 个区以防止其被以外擦除或编程。AT91SAM7X128 包含的 8 个锁定区域每个包含 64 页，每页大小为 256 字节。每个锁定区域的大小为 16K 字节。

如果对一个被锁定的区域进行擦除或编程命令，这个命令会被中止，然后 EFC 会触发一个中断。

这 8 个 NVM 位可以通过 EFC 用户接口进行软件编程。“设置锁定位”命令使能保护，“清除锁定位”命令解除锁定区域锁定。也可以通过 ERASE 引脚清除锁定位解锁所有 Flash 区域。

9.4.4 安全位特点

AT91SAM7X256/128 有一个基于专用 NVM 位的安全位。当安全位设定时，所有通过 ICE 接口或快速 Flash 编程接口的对 Flash 的访问都将被禁止。这确保了 Flash 中已编程代码的保密性。

这个安全位只能通过 EFC 用户接口的“设置安全位”命令使能，禁止此安全位只能在全片 Flash 擦除后将 ERASE 引脚置 1，此时，所有对 Flash 的访问都是允许的。

必须注意的是对 ERASE 引脚置位的时间要超过 200 ms。由于 ERASE 引脚集成了一个永久的下拉电阻，因而可以在正常工作模式下悬空，当然，将其直接与 GND 相连对于最后的应用来说会更安全。

9.4.5 非易失性掉电检测控制

两个通用 NVM (GPNVM) 位用于控制掉电检测(BOD)，在一次断电之后，掉电检测操作仍能保持其原来状态。

这两个 GPNVM 位可以通过 EFC 用户接口的“清除通用 NVM 位”命令和“设置通用 NVM 位”来分别清除或设置。

- GPNVM 位 0 是掉电检测使能位，置 1 则使能 BOD，置 0 则禁止 BOD。默认情况下置位 ERASE 引脚则将 GPNVM 位 0 置 0 从而禁止掉电检测。
- GPNVM 位 1 是用于复位控制器的掉电复位使能信号。置 1 时则会使能掉电时的掉电复位，置 0 则禁止掉电复位。默认情况下置位 ERASE 会禁止掉电检测。

9.4.6 校准位

8 个 NVM 位用来校准掉电检测器和电压调节器，这些位都是由工厂标定的，无法被用户改动。ERASE 引脚对校准位也没有效果。

9.5 快速 Flash 编程接口

快速 Flash 编程接口允许通过串行 JTAG 接口或复用全握手并行接口对设备进行编程。这样就可以通过符合市场标准的工业编程器进行批量编程。

FFPI 支持读、页编程、页擦除、全擦除、锁定、解锁和保护命令。

当 TST 引脚以及 PA0 和 PA1 引脚都为高电平时，快速 Flash 编程接口被使能，进入快速编程模式。

9.6 SAM-BA Boot Assistant

SAM-BA Boot Assistant 是一个默认的 Boot 程序，其可以提供一个简单的方式向片内 Flash 编程。SAM-BA Boot Assistant 支持经由 DBGU 口或 USB 设备端口的串行通讯。

- DBGU 通讯支持由软件自动检测的大小为 3 到 20 MHz 的晶振。
- USB 设备端口通讯则限于 18.432 MHz 晶振。


SAM-BA Boot 提供了一个与 SAM-BA 图形用户界面 (GUC) 的接口。

SAM-BA Boot 存于 ROM 之中，当 GPNVM 位 2 为 0 时其映射到 Flash 中的地址 0x0 位置。

10. 系统控制器

系统控制器管理微控制器的所有基本模块，如：中断、时钟、电源、时序、调试和复位等。

Figure 10-1. 系统控制器方块图



10.1 系统控制器映射

系统控制器外设全部映射到最大为 4K 字节的地址空间，位于 0xFFFF F000 和 0xFFFF FFFF 之间。

Figure 10-2 是系统控制器的映射情况。注意存储器控制器配置用户接口也被映射在地址空间中。

Figure 10-2. 系统控制器映射

Address	Peripheral	Peripheral Name	Size
0xFFFF F000	AIC	Advanced Interrupt Controller	512 Bytes/128 registers
0xFFFF F1FF 0xFFFF F200	DBGU	Debug Unit	512 Bytes/128 registers
0xFFFF F3FF 0xFFFF F400	PIOA	PIO Controller A	512 Bytes/128 registers
0xFFFF F5FF 0xFFFF F600	PIOB	PIO Controller B	512 Bytes/128 registers
0xFFFF F7FF 0xFFFF F800	Reserved		
0xFFFF FBFF 0xFFFF FC00	PMC	Power Management Controller	256 Bytes/64 registers
0xFFFF FCFF 0xFFFF FD00 0xFFFF FD0F	RSTC	Reset Controller	16 Bytes/4 registers
	Reserved		
0xFFFF FD20 0xFFFF FC2F	RTT	Real-time Timer	16 Bytes/4 registers
0xFFFF FD30 0xFFFF FC3F	PIT	Periodic Interval Timer	16 Bytes/4 registers
0xFFFF FD40 0xFFFF FD4F	WDT	Watchdog Timer	16 Bytes/4 registers
	Reserved		
0xFFFF FD60 0xFFFF FC6F	VREG	Voltage Regulator Mode Controller	4 Bytes/1 register
0xFFFF FD70 0xFFFF FEFF	Reserved		
0xFFFF FF00	MC	Memory Controller	256 Bytes/64 registers
0xFFFF FFFF			

10.2 复位控制器

- 基于一个上电复位单元和一个掉电检测器
- 给出上次复位的状态，并指出复位的类型是上电复位、软件复位、用户复位、看门狗复位还是掉电复位
- 控制内部复位和 NRST 引脚输出
- 在 NRST 线上发出信号，确保脉冲长度满足需要

10.2.1 掉电检测及上电复位

AT91SAM7X256/X128 片内有一个掉电检测电路和上电复位单元。上电复位单元是由 VDDCORE 供电并对 VDDCORE 进行监测。两个信号都送到 Flash 中以防止在上电和下电过程中，或电源不足时其中的代码有所损坏。

上电复位单元有一个有限精度的门限值，大约为 1.5V 左右。当上电时在 VDDCORE 达到这个值之前其输出电平一直为低。这个信号被传到复位控制器，允许芯片的重新初始化。

掉电检测器通过将 VDDCORE 和 VDDFLASH 同一个固定的触发电平相比较来监测其电平，这确保系统在绝大多数复杂环境下安全运行并能防止因 VDDCORE 或 VDDFLASH 掉电产生的代码损坏。

当掉电检测使能时，若 VDDCORE 电平降至低于触发电平(Vbot18-，定义为 $V_{bot18} - hyst/2$)，掉电输出马上被激活。当 VDDCORE 上升至高于触发电平(Vbot18+，定义为 $V_{bot18} + hyst/2$)，复位信号被释放。掉电检测器只能监视 VDDCORE 低于门限电压值以下，持续时间长于 1 μ s 的情况。

VDDCORE 门限电压有一个大约 50 mV 的滞后，以防止尖峰电压的影响。出厂前标定的掉电检测门限电压的典型值为 1.68V，精度为 $\pm 2\%$ 。

当掉电检测使能时，若 VDDFLASH 电平降至低于触发电平(Vbot33-，定义为 $V_{bot33} - hyst/2$)，掉电输出马上被激活。当 VDDFLASH 上升至高于触发电平(Vbot33+，定义为 $V_{bot33} + hyst/2$)，复位信号被释放。掉电检测器只能监视 VDDCORE 低于门限电压值以下，持续时间长于 1 μ s 的情况。

VDDFLASH 门限电压有一个大约 50 mV 的滞后，以防止尖峰电压的影响。出厂前标定的掉电检测门限电压的典型值为 2.80V，精度为 $\pm 3.5\%$ 。

掉电检测器是低功耗单元，其消耗的静态电流低于 28 μ A。但是，也可以将其关闭进一步的节省电流损失。在这种情况下，电流消耗小于 1 μ A。关闭掉电检测器是通过配置 Flash 的 GPNVM 位 0 来实现的。


10.3 Clock Generator

时钟发生器包含一个低功耗 RC 振荡器、一个主振荡器和一个 PLL。主要特点如下：

- RC 振荡器的范围为 22 KHz 到 42 KHz 之间
- 主振荡器频率为 3 到 20 MHz 之间
- 主振荡器可以被旁路
- PLL 输出在 80 到 220 之间

其还提供 SLCK、MAINCK 和 PLLCK。

Figure 10-3. 时钟发生器方块图



10.4 电源管理控制器


电源管理控制器使用时钟发生器的输出提供：

- 处理器时钟 PCK
- 主时钟 MCK
- USB 时钟 UDPCK
- 所有的外设时钟，可分别控制
- 四个可编程时钟输出

主时钟 (MCK) 可通过编程控制其从几百赫兹到设备的最大操作频率不等。

处理器时钟 (PCK) 会在进入处理器空闲模式时关闭，以在等待中断的时候降低能耗。

Figure 10-4. 电源管理控制器方块图



10.5 先进中断控制器

- 控制 ARM 处理器的中断线(nIRQ 和 nFIQ)
- 可分别屏蔽和向量化某个中断源
 - 中断源 0 保留为快速中断输入(FIQ)
 - 中断源 1 保留为系统外设(RTT, PIT, EFC, PMC, DBGU等)
 - 其它中断源控制外设中断或外部中断
 - 可编程的边沿触发或电平敏感的内部中断源
 - 可编程的正/负边沿触发或高/低电平敏感的外部中断源
- 8 级优先级控制器
 - 驱动处理器的常规中断 nIRQ
 - 处理中断源的优先级

- 在低优先级中断运行时，有高优先级中断则会跳转至高优先级中断
- 向量化
 - 优化中断服务的常规跳转和执行
 - 每个中断源配有一个 32 位的向量寄存器
 - 中断向量寄存器读取对应的当前中断向量
- 保护模式
 - 通过禁止自动操作来简化调试
- 强制更新为快速中断
 - 允许重新指定任何一个中断源为快速中断
- 通用中断屏蔽
 - 提供不引发中断的处理器事件同步

10.6 调试单元

- 组成：
 - 一个两引脚的 UART
 - 一个支持调试通讯通道 (DCC) 的接口
 - 一组芯片 ID 寄存器
 - 一个禁止 ICE 访问的接口
- 两引脚的 UART
 - 兼容 USART 的用户接口
 - 可编程的波特率发生器
 - 可识别奇偶校验错误、帧错误和超速错误
 - 自动回应、本地回环和远程回环通道模式
- 支持调试通讯通道
 - 提供可被检测到的来自 ARM 处理器的 COMMRX 和 COMMTX 信号
- 芯片 ID 寄存器
 - 识别外设的版本、片内存储器的大小以及外设集
 - AT91SAM7X256 芯片 ID 为 0x275B 0940 (VERSION 0)
 - AT91SAM7X128 芯片 ID 为 0x275A 0740 (VERSION 0)

10.7 周期性间隔定时器

- 20 位可编程计数器及 12 间隔计数器

10.8 看门狗定时器

- 12 位受预设值保护的可编程计数器，计数时钟为经过预分频的 SLCK
- 向系统提供复位或中断信号
- 当处理器位于调试状态或空闲模式时计数器可以被停止

10.9 实时定时器

- 具有警告功能的 32 位自由运行计数器，计数时钟为经过预分频的 SLCK
- 可编程的 16 位预分频器用于 SCLK 精度补偿

10.10 PIO 控制器

- 两个 PIO 控制器，每一个控制 31 个 I/O 口线
- 通过设置/清除寄存器实现完全的可编程控制
- 每个 I/O 线实现两个外设功能的复用
- 对于每个 I/O 来说 (不管其是否被安排为某一外设或者用作为通用 I/O)都支持
 - 输入电平变化中断
 - 半时钟周期电子脉冲过滤
 - 多种驱动选择，可以使其工作与开漏状态下
 - 每个 I/O 都可编程上拉电阻
 - 引脚数据状态寄存器，可随时监测引脚电平
- 同步输出，可在一次写操作中设置或清除多个 I/O 线

10.11 电压调节器控制器

这个控制器的目的是为了选择电压调节器的电源模式，当位 0 为 0 时为正常模式，位 0 为 1 时为待命模式。

11. 外设

11.1 外设映射

每个用户外设都分配了 16K 字节的地址空间。

Figure 11-1. 用户外设映射

		Peripheral Name	Size
0xF000 0000		Reserved	
0xFFFF9 FFFF	0xFFFFA 0000	TC0, TC1, TC2 Timer/Counter 0, 1 and 2	16 Kbytes
0xFFFFA 3FFF	0xFFFFA 4000	Reserved	
0xFFFFA FFFF	0xFFFFB 0000	UDP USB Device Port	16 Kbytes
0xFFFFB 3FFF	0xFFFFB 4000	Reserved	
0xFFFFB 7FFF	0xFFFFB 8000	TWI Two-Wire Interface	16 Kbytes
0xFFFFB BFFF	0xFFFFB C000	Reserved	
0xFFFFB FFFF	0xFFFFC 0000	USART0 Universal Synchronous Asynchronous Receiver Transmitter 0	16 Kbytes
0xFFFFC 3FFF	0xFFFFC 4000	USART1 Universal Synchronous Asynchronous Receiver Transmitter 1	16 Kbytes
0xFFFFC 7FFF	0xFFFFC 8000	Reserved	
0xFFFFC BFFF	0xFFFFC C000	PWMC PWM Controller	16 Kbytes
0xFFFFC FFFF	0xFFFFD 0000	CAN CAN Controller	16 Kbytes
0xFFFFD 3FFF	0xFFFFD 4000	SSC Serial Synchronous Controller	16 Kbytes
0xFFFFD 7FFF	0xFFFFD 8000	ADC Analog-to-Digital Converter	16 Kbytes
0xFFFFD BFFF	0xFFFFD C000	EMAC Ethernet MAC	16 Kbytes
0xFFFFD FFFF	0xFFFFE 0000	SPI0 Serial Peripheral Interface 0	16 Kbytes
0xFFFFE 3FFF	0xFFFFE 4000	SPI1 Serial Peripheral Interface 1	16 Kbytes
0xFFFFE 7FFF	0xFFFFE 8000	Reserved	
0xFFFFE FFFF		Reserved	

11.2 PIO 线外设复用

AT91SAM7X256/128 有两个 PIO 控制器，PIOA 和 PIOB，复用了 I/O 口线作为外设功能。

每个 PIO 控制器控制了 31 条线。每条线可以被分配为 A/B 两个外设功能中的一个。其中的一些也可以被 ADC 控制器的模拟输入复用。

Table 11-1 和 Table 11-2 定义了 PIO 控制器 A/B 中 I/O 口线用于外设 A/B 或模拟输入的复用情况。“功能”和“备注”栏是用于用户注释以在实际编写应用程序时跟踪各引脚的定义情况。

注意某些仅能作为输出的外设功能在两张表格中被重复提及。

复位时，所有的 I/O 口线都被自动配置为可编程上拉电阻使能的输入，以使得设备在复位时保持静态的状态。



11.3 PIO 控制器 A 引脚复用情况

Table 11-1. PIO 控制器 A 引脚复用情况

PIO 控制器 A				应用程序使用情况	
I/O 口线	外设 A	外设 B	备注	功能	备注
PA0	RXD0		高电平驱动		
PA1	TXD0		高电平驱动		
PA2	SCK0	SPI1_NPCS1	高电平驱动		
PA3	RTS0	SPI1_NPCS2	高电平驱动		
PA4	CTS0	SPI1_NPCS3			
PA	RXD1				
PA	TXD1				
PA7	SCK1	SPI0_NPCS1			
PA8	RTS1	SPI0_NPCS2			
PA9	CTS1	SPI0_NPCS3			
PA1	TWD				
PA1	TWCK				
PA12	SPI_NPCS0				
PA13	SPI0_NPCS1	PCK1			
PA14	SPI0_NPCS2	IRQ1			
PA15	SPI0_NPCS3	TCLK2			
PA16	SPI0_MISO				
PA17	SPI0_MOSI				
PA18	SPI0_SPCK				
PA19	CANRX				
PA20	CANTX				
PA21	TF	SPI1_NPCS0			
PA22	TK	SPI1_SPCK			
PA23	TD	SPI1_MOSI			
PA24	RD	SPI1_MISO			
PA25	RK	SPI1_NPCS1			
PA26	RF	SPI1_NPCS2			
PA27	DRXD	PCK3			
PA2	DTXD				
PA29	FIQ	SPI1_NPCS3			
PA3	IRQ0	PCK2			



11.4 PIO 控制器 B 引脚复用情况

Table 11-2. PIO 控制器 B 引脚复用情况

PIO 控制器 B				应用程序使用情况	
I/O 口线	外设 A	外设 B	备注	功能	备注
PB0	ETXCK/EREFCK	PCK0			
PB1	ETXEN				
PB2	ETX0				
PB3	ETX1				
PB4	ECRS				
PB5	ERX0				
PB6	ERX1				
PB7	ERXER				
PB8	EMDC				
PB9	EMDIO				
PB10	ETX2	SPI1_NPCS1			
PB11	ETX3	SPI1_NPCS2			
PB12	ETXER	TCLK0			
PB13	ERX2	SPI0_NPCS1			
PB14	ERX3	SPI0_NPCS2			
PB15	ERXDV/ECRS DV				
PB16	ECOL	SPI1_NPCS3			
PB17	ERXCK	SPI0_NPCS3			
PB18	EF100	ADTRG			
PB19	PWM0	TCLK1			
PB20	PWM1	PCK0			
PB21	PWM2	PCK1			
PB22	PWM3	PCK2			
PB23	TIOA0	DCD1			
PB24	TIOB0	DSR1			
PB25	TIOA1	DTR1			
PB26	TIOB1	RI1			
PB27	TIOA2	PWM0	AD0		
PB28	TIOB2	PWM1	AD1		
PB29	PCK1	PWM2	AD2		
PB30	PCK2	PWM3	AD3		

11.5 外设标识符

AT91SAM7X256/128 片内有很多外设。Table 11-3 定义了 AT91SAM7X256/128 的外设标识符。这些唯一的标识符用于 AIC 和 PMC 进行管理。

Table 11-3. 外设标识符

外设 ID	外设 助记符	外设名称	外部中断
0	AIC	先进中断控制器	FIQ
1	SYSIRQ ⁽¹⁾		
2	PIOA	并行 I/O 控制器 A	
3	PIOB	并行 I/O 控制器 B	
4	SPI0	串行外设接口 0	
5	SPI1	串行外设接口 1	
6	US0	USART 0	
7	US1	USART 1	
8	SSC	同步串行控制器	
9	TWI	两线接口	
10	PWMC	脉宽调制控制器	
11	UDP	USB 设备接口	
12	TC0	定时器/计数器 0	
13	TC1	定时器/计数器 1	
14	TC2	定时器/计数器 2	
15	CAN	CAN 控制器	
16	EMAC	Ethernet MAC	
17	ADC ⁽¹⁾	模数转换器	
18 - 29	保留		
30	AIC	先进中断控制器	IRQ0
31	AIC	先进中断控制器	IRQ1

Note: 1. 在 PMC 的时钟设置/清除寄存器中设置 SYSIRQ 和 ADC 位不会有任何效果，因为系统控制器和 ADC 总是有时钟驱动的。

11.6 Ethernet MAC

- DMA 通道处理数据的接收和发送
- 兼容 IEEE 802.3 标准
- 速度可为 10 或 100 Mbit/s
- 支持全双工和半双工模式
- 有静态计数器寄存器
- 和物理层连接的 MII/RMII 接口
- 接收或发送成功后可产生中断
- 28 字节的发送 FIFO 和 28 字节的接收 FIFO
- 自动对发送帧添加填充字段和循环冗余检验
- 自动丢弃接收到的错误帧
- 地址检查逻辑电路支持多达四个专用 48 位地址
- 支持杂乱模式 (Promiscuous Mode)，接收到的所有有效帧都被复制到存储器中
- 单播 (unicast) 和多播 (multicast) 目的地址的 Hash 匹配
- 通过 MDIO 接口进行物理层管理
- 通过对接收帧强制冲突进行半双工流控制
- 通过识别接收停止位进行全双工流控制
- 支持 802.1Q 虚拟局域网 (VLAN) 通过标签识别 VLAN 和优先处理标签帧
- 每个接收和发送帧多重缓存
- 支持最多大小为 10240 字节的巨型帧

11.7 串行外设接口

- 支持与外部串行设备间的通讯
 - 四个带外部解码器的片选可以使其与多达 15 个外设通讯
 - 串行存储器，比如 DataFlash[®] 和三线的 EEPROM
 - 串行外设，比如 ADC、DAC、LCD 控制器、CAN 控制器和传感器
 - 外部协处理器
- 主/从串行外设总线接口
 - 每个片选支持 8 位到 16 位的可编程数据长度
 - 每个片选支持可编程的相位和极性
 - 每个片选支持连续传输间的传输延迟，以及时钟和数据间的传输延迟
 - 可编程的连续传输间的延迟
 - 可选择的错误检测模式
 - 最高频率可与主频一致

11.8 两线接口

- 只支持主机模式
- 与标准的两线串行存储器兼容

- 从机地址可为一个字节、两个字节或三个字节
- 连续的读写操作

11.9 USART

- 可编程的波特率发生器
- 5 位到 9 位的全双工同步/异步串行通讯
 - 异步模式时 1 个、1.5 个或 2 个停止位
 - 同步模式时 1 个或 2 个停止位
 - 奇偶校验位生成及错误检测
 - 帧错误检测，超速错误检测
 - 最高有效位 (MSB) 先发送或最低有效位 (LSB) 先发送
 - 可选择的中断产生及检测
 - 采样频率为接收器频率的 8 到 16 倍
 - 硬件握手采用 RTS-CTS 信号
 - USART1 口支持 Modem 模式，可管理 DTR、DSR、DCD 和 RI 信号
 - 接收器超时，发送器时间保护
 - 可选择的具有地址生成和地址保护的多点通讯模式
- 支持 RS485 通讯，具有驱动器控制信号
- 支持智能卡接口的 ISO7816 T = 0 协议和 T = 1 协议
 - NACK 信号处理，有限重复次数的错误计数器
- IrDA 调制/解调
 - 以高达 115.2 Kbps 的速度通讯
- 测试模式
 - 远程回环、本地回环及自动回发

11.10 串行同步控制器

- 为音频和电信应用提供了串行同步通讯连接
- 包含一个独立的收发器和一个通用的时钟分频器
- 提供可配置的帧同步及数据长度
- 收发器可编程为自动启动或当检测到帧同步信号有不同事件时启动
- 收发器包含一个数据信号、一个时钟信号和一个帧同步信号

11.11 定时器/计数器

- 三个 16 位定时器/计数器通道
 - 三路输出比较和两路输入捕获
- 包括以下多种功能：
 - 频率测量
 - 事件计数
 - 时间间隔测量
 - 脉冲发生

- 生成延迟
- 脉宽调制
- 向上递增计数和向下递减计时的能力
- 每个通道可由用户配置，包括：
 - 三个外部时钟输入
- 五个内部时钟输入，具体定义情况见Table 11-4

Table 11-4. 定时器/计数器时钟分配

TC 时钟输入	时钟
TIMER_CLOCK1	MCK/2
TIMER_CLOCK2	MCK/8
TIMER_CLOCK3	MCK/32
TIMER_CLOCK4	MCK/128
TIMER_CLOCK5	MCK/1024

- 两个通用输入/输出信号
- 两个作用于三个 TC 通道的全局寄存器

11.12 脉宽调制控制器

- 四个通道，每个通道一个 16 位的计数器
- 通用时钟发生器，提供 13 个不同的时钟
 - 一个模数为 n 的计数器提供 11 个时钟
 - 两个独立的对模数为 n 的计数器的输出进行操作的线性分频器
- 各个通道编程相互独立
 - 独立的使能/禁止命令
 - 独立的时钟选择
 - 独立的、具有双重缓冲的周期和占空比
 - 可编程选择输出的波形的极性
 - 可编程选择输出波形的对齐方式为居中对齐还是左边对齐

11.13 USB 设备端口

- 兼容 USB V2.0 全速标准，每秒传输速度可达 12 Mbits
- 片内 USB V2.0 全速收发器
- 片内 1352 字节用于端点的双口 RAM
- 六个端点
 - 端点 0 : 8 字节
 - 端点 1、2 : 64 字节，支持 ping-pong 数据传输
 - 端点 3 : 64 字节
 - 端点 4、5 : 512 字节，支持 ping-pong 数据传输
 - 批量端点传输支持 Ping-pong 模式 (两个存储区)
- 挂起/继续逻辑

11.14 CAN 控制器

- 完全兼容 CAN 2.0A 和 2.0B
- 位传输速率为 1Mbit/s
- 8 个面向对象的邮箱，具有以下一些属性：
 - 对每个消息来说CAN 2.0A 和 2.0B 可编程
 - 可配置对象为接收 (覆盖或不覆盖)或发送
 - 本地标签和屏蔽过滤器支持 29 位识别符/通道
 - 每个邮箱数据对象可访问 32 位数据寄存器
 - 在发送或接受消息时使用 16 位时间标签
 - ID 非屏蔽位域在硬件上的连续以加速对 ID 的处理
 - 用于时间标签和网络同步的 16 位时间间隔定时器
 - 可对多达 8 个邮箱对象的接收缓存长度进行编程
 - 发送邮箱间的优先级管理
 - 自动波特和侦听模式
 - 低功耗模式，并且可编程为总线活动唤醒或应用程序唤醒
 - 处理数据帧、远端帧、错误帧和溢出帧

11.15 模数转换器

- 8 通道 ADC
- 10 位、采样速度为 384K 次/秒的连续逼近寄存器 ADC
- -3/+3 最低有效位 (LSB) 积分非线性误差，-2/+2 最低有效位 (LSB) 差分非线性误差
- 集成一个 8-1 多工器，提供 8 个独立的 3.3V 模拟输入
- 外部电压基准源使得低压输入精度更高
- 可分别使能和禁止每个通道
- 多个触发源
 - 硬件或软件触发
 - 外部触发引脚
 - 定时器/计数器 0 到 2 输出触发 TIOA0 到 TIOA5
- 休眠模式和转换序列
 - 触发时自动唤醒，所有使能通道转换完毕后自动进入休眠模式
- 其中四路模拟输入与数字信号共享引脚



12. 订购信息

Table 12-1. 订购信息

订购代码	封装	封装类型	操作 温度范围
AT91SAM7X256-AU	LQFP 100	Green	工业级别 (-40° C to 85° C)
AT91SAM7X128-AU	LQFP 100	Green	工业级别 (-40° C to 85° C)

13. 修订历史

Table 13-1.
修订历史

版本号	日期	说明	修改参考
6120AS	24-May-05 07-Jul-05	最初版 更新	
6120BS	01-Sep-05	<p>进行更正使完全手册中内容保持一致： “概述”，更正页编程时间和全部擦除时间，更正 PDC 通道数，取消 LAN 唤醒支持。 Figure 3-1，更正 PDC 通道数。Figure 3-1、Table 4-1、Table 11-1 和 Table 11-2,更改所有的 SPI 引脚名称。 Section 6.2 “电源消耗”,更改 VDDCORE 电平的静态电流值和动态电源消耗值。 Section 7.2 “测试引脚”,取消关于 SAM-BA 启动恢复的参考。 Section 7.6 “I/O 端口驱动电流”，更改总的电流值。 Section 8.4 “外围数据 DMA 控制器”，更正 PDC 通道数。 Section 9. “存储器”,更正页编程时间和全部擦出时间。 Section 9.6 “SAM-BA Boot Assistant”,更新内容。 Figure 10-1, 更正 AIC 和 片内外设模块中的 periph_irq 和 periph_clk 的范围。 Section 11.6 “Ethernet MAC”, 更新概述。</p>	CSR 05-388
6120CS	10-Oct-05	U更新产品功能，在下面各处进行了改动：“概述”、Figure 3-1、Section 10.6 “调试单元”和 Figure 11-1。	05-457, 05-462
		在 Section 10.3 “时钟发生器” 中更新 PLL 输出范围最大值	05-491
		更新 Section 6.1 “供电情况”中的信息	
		更新“订购信息” 中的订购信息	05-471