

$\equiv HWD1472 \equiv$

复杂可编程逻辑器件

概述


HWD1472 是一款高性能的 CPLD 芯片,具备先进的在系统编程和测试能力。它包括四个可独立使用的 36V18 架构的 PLD 功能块,PLD 功能块之间通过快速开关连接矩阵互联。提供 1600 可用门,传输延迟 15ns。参见图一"HWD1472 逻辑功能框图"

特点

- ▶ 管脚间逻辑延迟 15ns
- ▶ 内部十六位计数器的运算频率 100MHz
- ▶ 拥有 72 个宏单元和 1600 个可用门
- ▶ 可支持 72 个输入 / 输出端
- ▶ 5V 在系统编程,具有一万次的擦写寿命,常规的编程擦写电压和温度范围
- ▶ 增强的管脚锁定能力
- ➤ 灵活的 36V18 架构的 PLD 功能块,任何 18 个宏单元都可拥有多达 90 个乘积项输入,可灵活选择全局的或乘积项的时钟、输出使能、置位/复位信号
- ▶ 支持 IEEE 标准 1149.1 边界扫描协议(JTAG)
- ▶ 用户可编程选择接地
- ▶ 先进的 CMOS 5V Flash 工艺
- ▶ 支持多芯片并行编程能力
- ▶ 24mA 高驱动能力输出
- ➤ 3.3V / 5V 可选输入输出电压



复杂可编程逻辑器件



图一 HWD1472 逻辑功能框图

最大额定值

符号	参数描述	数值	单位
V_{CC}	对地电压	-0.5~7.0	V
$V_{\rm IN}$	对地直流输入电压	-0.5~VCC+0.5	V
V_{TS}	对地三态输出电压	-0.5~VCC+0.5	V
T_{STG}	适用温度	-65~+150	${\mathbb C}$
T _{SOL}	最大焊接温度	+260	$^{\circ}$

注:超出以上最大额定值列表的范围可能导致器件的损坏,长时间工作在最大额定值将会影响器件的可靠性。

Chengdu Sino Microelectronics System Co., LTD



$\equiv HWD1472 \equiv$

复杂可编程逻辑器件

推荐工作条件

符号	参数描述	最小值	最大值	单位
V _{CCINT}	内部逻辑和输入缓冲电压	4.75	5.25	V
V	5V 输出器件电压	4.75	5.25	V
V_{CCIO}	3.3V 输出器件电压	3.0	3.6	V
$ m V_{IL}$	低电平输入电压	0	0.8	V
V_{IH}	高电平输入电压	2.0	VCCINT+0.5	V
V_{O}	输出电压	0	VCCIO	V

耐久性

符号	参数描述	最小值	最大值	单位
t_{DR}	数据保持时间	20		年
N_{PE}	擦写周期数	10, 000		次

直流特性(推荐工作条件下)

符号	参数描述	测试条件	最小值	最大值	单位
	5V 配置下输出高电压	I_{OH} =-4.0mA	2.4		V
V_{OH}	3 化 癿 且 下 棚 山 向 电 止	V _{CC} =Min	2.4		
V OH	3.3V 配置下输出高电压	I_{OH} =-3.2mA	2.2		V
	3.3 4 配直 1 棚田同屯压	V _{CC} =Min	2.2		V
	5V 配置下输出低电压	$I_{OL}=24mA$		0.8	V
V_{OL}	3 化 癿 且 下 棚 山 版 电 止	V _{CC} =Min		0.8	V
V OL	3.3V 配置下输出低电压	$I_{OH}=10mA$		0.5	V
		V _{CC} =Min		0.5	V
I_{IL}	输入漏电流	V _{CC} =Max	±50	μА	
111,		V _{IN} =GND or VCC		<u> </u>	μА
I_{IH}	 输入输出高阻漏电流	V _{CC} =Max		+25	μА
1 H	相/个相口印色和 电机	V _{IN} =GND or VCC			μА
C_{IN}	 输入输出电容	$V_{IN}=GND$		10.0	nЕ
CIN	 	f=1.0MHz		10.0	pF
I	工作电流	V _I =GND 空载	170(典型)		mA
I_{CC}	上下电机	f=1.0MHz			

Chengdu Sino Microelectronics System Co., LTD




$\equiv HWD1472 \equiv$

复杂可编程逻辑器件

交流特性

kle []	⟨¬ W 1# \ Þ	HWD1472-15		单位
符号	参数描述	最小值	最大值	ns
t_{PD}	I/O 端口间逻辑延迟		15.0	ns
$t_{ m SU}$	I/O 到 GCK 的建立时间	8.0		ns
$t_{ m H}$	I/O 对 GCK 的保持时间	0.0		ns
t_{CO}	GCK 有效到输出合法		10.0	ns
f_{CNT}	16 位计数器频率	16 位计数器频率 100		MHz
$f_{ m SYSTEM}$	内部系统频率	55.6		ns
$t_{ m PSU}$	I/O 到乘积项时钟的建立时间	4.0		ns
t_{PH}	I/O 对乘积项时钟的保持时间	4.0		ns
t_{PCO}	乘积项时钟有效到输出合法	15.0		ns
$t_{ m OE}$	GTS 有效到输出有效		11.0	ns
t_{OD}	GTS 无效到输出禁止		11.0	ns
t _{POE}	乘积项 OE 有效到输出有效		14.0	ns
t_{POD}	乘积项 OE 无效到输出禁止	14.0		ns
$t_{ m WLH}$	GCK 脉冲宽度(高或低)	5.0		ns

注: f_{CNT} 是应用局部反馈设计的 16 位计数器的最高频率。 f_{SYSTEM} 是跨多个 PLD 设计的最高频率。



输出 类型	V _{CCIO}	V_{TEST}	R_1	R_2	C_{L}
	5.0V	5.0V	160 Ω	120 Ω	35pF
	3.3V	3.3V	260Ω	360Ω	35pF

Chengdu Sino Microelectronics System Co., LTD



$\equiv HWD1472 \equiv$

复杂可编程逻辑器件

内部时序参数

/r/r []	47 H1 7H C	HWD1472-15		24 /2-
符号	参数描述	最小值	最大值	单位
	缓冲延迟			•
$t_{ m IN}$	输入缓冲延迟		3.0	ns
t_{GCK}	GCK 缓冲延迟		3.0	ns
t_{GSR}	GSR 缓冲延迟		7.5	ns
t_{GTS}	GTS 缓冲延迟		11.0	ns
$t_{ m OUT}$	输出缓冲延迟		4.0	ns
t_{EN}	输出缓冲能/不能延迟		0.0	ns
	乘积项控制延迟			
t_{PTCK}	乘积项时钟延迟		2.5	ns
t_{PTSR}	乘积项置位/复位延迟		3.0	ns
t_{PTTS}	乘积项三态延迟		5.0	ns
内部	『寄存器、组合逻辑延迟			
$t_{ m PDI}$	组合逻辑传输延迟		1.0	ns
$t_{ m SUI}$	寄存器建立时间	3.5		ns
$t_{ m HI}$	寄存器保持时间	4.5		ns
t_{COI}	寄存器时钟有效到输出有效延迟		0.5	ns
t _{AOI}	寄存器异步 S/R 有效到输出有效 延迟		8.0	ns
$t_{ m RAI}$	时钟有效前寄存器异步 S/R 恢复 时间	10.0		ns
$t_{ m LOGI}$	内部逻辑延迟		7.0	ns
反馈延迟				
t_{F}	FastCONNECT 矩阵反馈延迟		11.0	ns
$t_{ m LF}$	功能块局部反馈延迟		3.5	ns
t _{pta}	增加的乘积项分配器延迟	1.0		ns
$t_{ m SLEW}$	低摆率输出延迟		5.0	ns



复杂可编程逻辑器件

HWD1472 输入输出管脚定义

功能块	宏单元	CLCC	CLCC	备注
		44	84	
1	1	_	4	
1	2	1	1	
1	3	_	6	
1	4	_	7	
1	5	2	2	
1	6	3	3	
1	7	_	11	
1	8	4	5	
1	9	5	9	[1]
1	10	_	13	
1	11	6	10	[1]
1	12		18	
1	13	_	20	
1	14	7	12	[1]
1	15	8	14	
1	16	_	23	
1	17	9	15	
1	18		24	
2	1	_	63	
2	2	35	69	
2	3	_	67	
2	4	_	68	
2	5	36	70	
2	6	37	71	
2	7	_	76	[2]
2	8	38	72	
2	9	39	74	[1]
2	10		75	
2	11	40	77	[1]
2	12		79	
2	13		80	
2	14	42	81	[3]
2	15	43	83	
2	16		82	
2	17	44	84	
2	18	_		

功能块	宏单元	CLCC	CLCC	备注
		44	84	,
3	1	_	25	
3	2	11	17	
3	3		31	
3	4	_	32	
3	5	12	19	
3	6	_	34	
3	7		35	
3	8	13	21	
3	9	14	26	
3	10		40	
3	11	18	33	
3	12	_	41	
3	13	_	43	
3	14	19	36	
3	15	20	37	
3	16		45	
3	17	22	39	
3	18	_	_	
4	1	_	46	
4	2	24	44	
4	3		51	
4	4	_	52	
4	5	25	47	
4	6		54	
4	7		55	
4	8	26	48	
4	9	27	50	
4	10	_	57	
4	11	28	53	
4	12		58	
4	13	_	61	
4	14	29	56	
4	15	33	65	
4	16	_	62	
4	17	34	66	
4	18			

备注: [1]全局控制管脚

[2]CLCC84 的全局控制管脚 GTS1 [3]CLCC44 的全局控制管脚 GTS1

Chengdu Sino Microelectronics System Co., LTD




复杂可编程逻辑器件

HWD1472 全局信号、JTAG 和电源管脚定义

管脚类型	CLCC44	CLCC84	
I/O/GCK1	5	9	
I/O/GCK2	6	10	
I/O/GCK3	7	12	
I/O/GTS1	42	76	
I/O/GTS2	40	77	
I/O/GSR	39	74	
TCK	17	30	
TDI	15	28	
TDO	30	59	
TMS	16	29	
V _{CCINT} 5V	21, 41	38, 73, 78	
V _{CCIO} 3.3V/5V	32	22, 64	
GND	10, 23, 31	8, 16, 27, 42, 49, 60	

命名规则



延迟速度

-15~15ns 管脚延迟

封装类型

CLCC44 44PIN 陶瓷无引线封装 CLCC84 84PIN 陶瓷无引线封装


温度范围

M Military -55°C~125°C

Chengdu Sino Microelectronics System Co., LTD




复杂可编程逻辑器件



CLCC84 84PIN 陶瓷无引线封装



复杂可编程逻辑器件



CLCC44 44PIN 陶瓷无引线封装