



±15kV ESD保护USB收发器， 外部/内部上拉电阻

概述

MAX13481E/MAX13482E/MAX13483E是具有±15kV ESD保护的USB兼容收发器，能够与带有USB器件的低电压ASIC连接。全速工作(12Mbps)时，收发器完全兼容于USB 2.0。收发器 V_L 可低至1.6V，确保与低电压ASIC兼容。

MAX13481E/MAX13482E/MAX13483E具有逻辑选择待机模式，降低了电流消耗。集成的±15kV ESD电路为D+、D-总线提供保护。

MAX13481E/MAX13482E/MAX13483E工作在扩展工业级：-40°C至+85°C温度范围，提供16引脚(3mm x 3mm)薄型QFN封装。

应用

蜂窝电话

PDA

数码相机

选择指南

PART	ENUM INPUT	INTERNAL 1.5kΩ RESISTOR	VBUS DETECTION
MAX13481EETE	✓	—	—
MAX13482EETE	✓	✓	✓
MAX13483EETE	—	—	✓

典型工作电路在本数据资料的最后给出。

特性


- ◆ 低电平有效枚举输入控制D+上拉电阻 (MAX13482E)
- ◆ 低电平有效枚举输入控制内部上拉开关 (MAX13481E)
- ◆ D+和D-提供±15kV ESD保护
- ◆ USB 2.0全速兼容收发器
- ◆ V_{BUS} 探测 (MAX13482E/MAX13483E)
- ◆ +1.60V至+3.6V V_L 支持与低电压ASIC的连接
- ◆ 无需上电排序
- ◆ 与MIC2551A (MAX13481E) 引脚兼容
- ◆ 与DP1680 (MAX13483E) 引脚兼容
- ◆ 与DP1681 (MAX13481E) 引脚兼容
- ◆ 与DP1682 (MAX13482E) 引脚兼容

订购信息

PART	PIN-PACKAGE	TOP MARK	PACKAGE CODE
MAX13481EETE*	3mm x 3mm TQFN	ADF	T1633-4
MAX13482EETE*	3mm x 3mm TQFN	ADI	T1633-4
MAX13483EETE	3mm x 3mm TQFN	ADJ	T1633-4

*未来产品 —— 供货信息请与厂商联系。

引脚定义



±15kV ESD 保护 USB 收发器, 外部/内部上拉电阻

ABSOLUTE MAXIMUM RATINGS

(All voltages referenced to GND, unless otherwise noted.)

V_{BUS} , V_L	-0.3V to +7V
V_{TRM} , V_{PUR} , V_{PU}	-0.3V to ($V_{BUS} + 0.3V$)
Input Voltage (D+, D-)	-0.3V to +7V
VM, VP, SUS, RCV, ENUM, BD, OE,	-0.3V to ($V_L + 0.3V$)
Short-Circuit Current to V_{CC} or GND (D+, D-)	±150mA
Maximum Continuous Current (all other pins)	±15mA

Continuous Power Dissipation ($T_A = +70^\circ\text{C}$)

16-Pin, 3mm x 3mm TQFN (derate 15.6mW/ $^\circ\text{C}$ above +70 $^\circ\text{C}$)	1250mW
Operating Temperature Range	-40 $^\circ\text{C}$ to +85 $^\circ\text{C}$
Junction Temperature	+150 $^\circ\text{C}$
Storage Temperature Range	-65 $^\circ\text{C}$ to +150 $^\circ\text{C}$
Lead Temperature (soldering, 10s)	+300 $^\circ\text{C}$

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

($V_{CC} = +4V$ to +5.5V, $V_L = +1.6V$ to +3.6V, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical values are at $V_{CC} = +5V$, $V_L = +2.5V$, $T_A = +25^\circ\text{C}$.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SUPPLY INPUTS (V_{BUS}, V_{TRM}, V_L)						
V_{BUS} Input Range	V_{BUS}		4.0		5.5	V
V_L Input Range	V_L		1.6		3.6	V
Regulated Supply-Voltage Output	V_{VTRM}		3.0	3.3	3.6	V
Operating V_{CC} Supply Current	I_{VCC}	Full-speed transmitting/receiving at 12Mbps, $C_L = 50\text{pF}$ on D+ and D- (Note 2)			10	mA
Operating V_L Supply Current	I_{VL}	Full-speed transmitting/receiving at 12Mbps, $C_L = 15\text{pF}$ receiver outputs, $V_L = 2.5V$ (Note 2)			2.5	mA
Full-Speed Idle and SE0 Supply Current	$I_{VCC(IDLE)}$	Full-speed idle, $V_{D+} > 2.7V$, $V_{D-} < 0.3V$		250	350	μA
		SE0: $V_{D+} < 0.3V$, $V_{D-} < 0.3V$		250	350	
Static V_L Supply Current	$I_{VL(STATIC)}$	Full-speed idle, SE0 or suspend mode			5	μA
Suspend Supply Current	$I_{VCC(SUSP)}$	VM = VP = open, $\overline{\text{ENUM}} = \text{SUS} = \overline{\text{OE}} = \text{high}$			35	μA
Disabled-Mode Supply Current	$I_{VCC(DIS)}$	$V_L = \text{GND}$ or open			20	μA
Sharing-Mode V_L Supply Current	$I_{VL(SHARING)}$	$V_{BUS} = \text{GND}$ or open, $\overline{\text{OE}} = \text{low}$, VP = low or high, VM = low or high, SUS = high, $\overline{\text{ENUM}} = \text{high}$			5	μA
Disable-Mode Load Current on D+ and D-	$I_{DX(DISABLE)}$	$V_L = \text{GND}$ or open, $V_{D-} = 0$ or 5.5V			5	μA
Sharing-Mode Load Current on D+ and D-	$I_{DX(SHARING)}$	$V_{BUS} = \text{GND}$ or open, $V_{D-} = 0$ or 5.5V			20	μA
USB Power-Supply Detection Threshold	V_{TH_H}	Supply present		3.6		V
	V_{TH_L}	Supply lost	$V_L \geq 1.7V$		0.8	
$V_L < 1.7V$				0.7		
USB Power-Supply Detection Hysteresis	V_{HYST}			75		mV
V_L Supply-Voltage Detection Threshold	$V_{TH(VL)}$			0.85		V

±15kV ESD保护USB收发器， 外部/内部上拉电阻

MAX13481E/MAX13482E/MAX13483E

ELECTRICAL CHARACTERISTICS (continued)

(V_{CC} = +4V to +5.5V, V_L = +1.6V to +3.6V, T_A = T_{MIN} to T_{MAX}, unless otherwise noted. Typical values are at V_{CC} = +5V, V_L = +2.5V, T_A = +25°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
ANALOG VOLTAGE OUTPUTS (VPU, VPUR)						
Off-State Leakage	I _{LZ}	ENUM = V _L	-1		+1	μA
VPU Switch Resistance		MAX13481E		10		Ω
VPUR Pullup Resistance		MAX13482 (Note 3)	1.425		1.575	kΩ
DIGITAL INPUTS/OUTPUTS (VP, VM, RCV, OE, ENUM, SUS, BD)						
Input-High Voltage	V _{IH}	VP, VM, OE, ENUM, SUS	0.7 × V _L			V
Input-Low Voltage	V _{IL}	VP, VM, OE, ENUM, SUS		0.3 × V _L		V
Output Voltage High	V _{OH}	VP, VM, RCV, BD, I _{SOURCE} = 2mA	V _L - 0.4			V
Output Voltage Low	V _{OL}	VP, VM, RCV, BD, I _{SINK} = 2mA			0.4	V
Input Leakage Current	I _{LKG}		-1		+1	μA
Input Capacitance		Measured from input to GND		10		pF
ANALOG INPUT/OUTPUTS (D+, D-)						
Differential Input Sensitivity	V _{DI}	V _{D+} - V _{D-}	200			mV
Differential Common-Mode Voltage Range	V _{CM}	Include V _{DI}	0.8		2.5	V
Single-Ended Input-Low Voltage	V _{IL}				0.8	V
Single-Ended Input-High Voltage	V _{IH}		2.0			V
Hysteresis	V _{HYS}			250		mV
Output Voltage Low	V _{OL}	R _L = 1.5kΩ from D+ or D- to 3.6V			0.3	V
Output Voltage High	V _{OH}	R _L = 15kΩ to GND	2.8		3.6	V
Off-State Leakage Current		Three-state driver	-1		+1	μA
Transceiver Capacitance	C _{IND}	D ₋ to GND		20		pF
Driver Output Impedance	R _{OUT}		2		15	Ω
ESD PROTECTION (D+, D-)						
Human Body Model				±15		kV
IEC 61000-4-2 Contact Discharge				±8		kV

TIMING CHARACTERISTICS

(V_{CC} = +4V to +5.5V, V_L = +1.6V to +3.6V, T_A = T_{MIN} to T_{MAX}, unless otherwise noted. Typical values are at V_{CC} = +5V, V_L = +2.5V, T_A = +25°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DRIVER CHARACTERISTICS (C_L = 50pF)						
Rise Time D+/D-	t _{FR}	10% to 90% of I _{VOH-VOL} (Figures 1, 9)	4		20	ns
Fall Time D+/D-	t _{FF}	90% to 10% of I _{VOH-VOL} (Figures 1, 9)	4		20	ns
Rise- and Fall-Time Matching	t _{FR} /t _{FF}	Excluding the first transition from idle state, (Figure 1) (Note 2)	90		110	%

±15kV ESD 保护 USB 收发器， 外部/内部上拉电阻

TIMING CHARACTERISTICS (continued)

(V_{CC} = +4V to +5.5V, V_L = +1.6V to +3.6V, T_A = T_{MIN} to T_{MAX}, unless otherwise noted. Typical values are at V_{CC} = +5V, V_L = +2.5V, T_A = +25°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Output Signal Crossover Voltage	V _{CRS}	(Figure 2) (Note 2)	1.3		2	V
Driver Propagation Delay	t _{PLH_DRV}	Low-to-high transition (Figure 2)			18	ns
	t _{PHL_DRV}	High-to-low transition (Figure 2)			18	ns
Driver-Enabled Delay Time	t _{PZH_DRV}	Off-to-high transition (Figures 3, 10)			20	ns
	t _{PZL_DRV}	Off-to-low transition (Figures 3, 10)			20	ns
Driver Disabled Delay	t _{PHZ_DRV}	High-to-off transition (Figures 3, 10)			20	ns
	t _{PLZ_DRV}	Low-to-off transition (Figures 3, 10)			20	ns
RECEIVER (C_L = 15pF)						
Differential Receiver Propagation Delay	t _{PLH_RCV}	Low-to-high transition (Figures 4, 9)			20	ns
	t _{PHL_RCV}	High-to-low transition (Figures 4, 9)			20	
Single-Ended Receiver Propagation Delay	t _{PLH_SE}	Low-to-high transition (Figures 4, 9)			12	ns
	t _{PHL_SE}	High-to-low transition (Figures 4, 9)			12	
Single-Ended Receiver Disable Delay	t _{PHZ_SE}	High-to-off transition (Figure 5)			15	ns
	t _{PLZ_SE}	Off-to-low transition (Figure 5)			15	
Single-Ended Receiver Enable Delay	t _{PZH_SE}	Off-to-high transition (Figure 5)			15	ns
	t _{PZL_SE}	Off-to-low transition (Figure 5)			15	




Note 1: Parameters are 100% production tested at +25°C, unless otherwise noted. Limits over temperature are guaranteed by design.

Note 2: Guaranteed by design, not production tested.

Note 3: Including external 27Ω series resistor.

典型工作曲线

(V_{BUS} = 5V, V_L = +3.3V, T_A = +25°C, unless otherwise noted.)




±15kV ESD保护USB收发器， 外部/内部上拉电阻

典型工作曲线 (续)


($V_{BUS} = 5V$, $V_L = +3.3V$, $T_A = +25^\circ C$, unless otherwise noted.)

MAX13481E/MAX13482E/MAX13483E


SINGLE-ENDED RECEIVER PROPAGATION DELAY vs. TEMPERATURE




TRANSMITTER SKEW vs. TEMPERATURE




V_L SUSPEND CURRENT vs. TEMPERATURE




V_{BUS} SUSPEND CURRENT vs. V_{BUS}




V_{BUS} SUPPLY CURRENT vs. D+/D- CAPACITANCE




V_L SUPPLY CURRENT vs. D+/D- CAPACITANCE




TRANSMIT MODE ($\overline{OE} = \text{LOW}$)



RECEIVE MODE ($\overline{OE} = \text{HIGH}$)




SUSPEND MODE



±15kV ESD 保护USB收发器， 外部/内部上拉电阻

典型工作曲线 (续)

(V_{BUS} = 5V, V_L = +3.3V, T_A = +25°C, unless otherwise noted.)

引脚说明

引脚			名称	功能
MAX13481E	MAX13482E	MAX13483E		
8, 16	1, 8	1, 5, 8	N.C.	无连接。内部没有连接。
1	—	—	SP	连接至 V _L ，与 MIC2551A 引脚兼容，或浮空。内部没有连接。
2	2	2	RCV	差分接收器输出。RCV 响应 D+ 和 D- 上的差分输入。SUS = V _L 时，RCV 置为低电平。
3	3	3	VP	接收器输出/驱动器输入。如果 OE = V _L ，VP 用作接收器输出。接收时，VP 复制 D+。如果 OE = GND，VP 用作驱动器输入。

±15kV ESD保护USB收发器， 外部/内部上拉电阻

引脚说明 (续)

引脚			名称	功能
4	4	4	VM	接收器输出/驱动器输入。 $\overline{OE} = V_L$ 时，VM用作接收器输出。接收时，VM复制D-。 $\overline{OE} = GND$ 时，VM用作驱动器输入。
5	5	—	\overline{ENUM}	低电平有效枚举功能选择输入。 \overline{ENUM} 控制上拉电阻或者开关连接。参见 \overline{ENUM} 一节。
6	6	6	GND	地
7	7	7	SUS	待机输入。正常工作时，驱动SUS为低电平。低功耗状态时，驱动SUS为高电平。待机模式下，RCV置为低电平，D+/D-为高阻态。待机模式下，VP和VM保持有效。
9	9	9	\overline{OE}	输出使能。驱动 \overline{OE} 至GND，使能D+/D-发送器输出。驱动 \overline{OE} 至 V_L ，禁止发送器输出。 \overline{OE} 还控制VP和VM的I/O方向(参见表3和表4)。
10	10	10	D-	USB输入/输出。 $\overline{OE} = GND$ 时，D-用作USB输出，VM提供输入信号。 $\overline{OE} = V_L$ 时，D-用作USB输入，VM为单端接收器输出。
11	11	11	D+	USB输入/输出。 $\overline{OE} = GND$ 时，D+用作USB输出，VP提供输入信号。 $\overline{OE} = V_L$ 时，D+用作USB输入，VP为单端接收器输出。
12	12	12	V_{TRM}	整流输出电压。 V_{TRM} 提供源自 V_{BUS} 的3.3V输出。采用1 μ F(最小)的陶瓷或塑料膜、低ESR电容将 V_{TRM} 旁路至GND。 V_{TRM} 为内部电路、内部D+上拉电阻、VPU和VPUR供电。也可以采用+3.3V \pm 10% 电源(MAX13483E)直接驱动 V_{TRM} 。不要用 V_{TRM} 对外部电路供电。
13	—	—	VPU	上拉电压。 $\overline{ENUM} = GND$ 时，VPU上拉至内部3.3V电压。全速工作时，在D+和VPU之间连接一个1.5k Ω 电阻。 $\overline{ENUM} = V_L$ 时，VPU为高阻态。
—	—	13	I.C.	内部连接，开路。不要与外部电路连接。
—	13	—	VPUR	内部上拉电阻。VPUR通过一个1.5k Ω 电阻上拉至内部3.3V电压($\overline{ENUM} = GND$)。全速工作时，连接VPUR至D+。 $\overline{ENUM} = V_L$ 时，VPU为高阻态。
14	14	14	V_{BUS}	USB侧电源输入。将一个+4V至+5.5V电源与 V_{BUS} 连接。 V_{BUS} 为内部稳压器供电。采用一个1 μ F陶瓷电容将 V_{BUS} 旁路至GND。当采用外部电源为MAX13481E/MAX13482E/MAX13483E供电时，将 V_{BUS} 和 V_{TRM} 连接在一起。
15	15	15	V_L	数字输入/输出接口逻辑电源。将+1.6V至+3.6V的电源与 V_L 连接。采用一个0.1 μ F(最小)的低ESR陶瓷电容将 V_L 旁路至GND。
—	16	16	BD	USB探测器输出(推/挽)。BD上的高电平发送至ASIC，表示存在 V_{BUS} 。
EP	EP	EP	EP	裸焊盘。连接EP至GND。

MAX13481E/MAX13482E/MAX13483E

±15kV ESD保护USB收发器， 外部/内部上拉电阻

详细说明

MAX13481E/MAX13482E/MAX13483E是具有±15kV ESD保护的USB兼容收发器，将单端或差分逻辑电平信号转换为USB信号，也可以将USB信号转换为单端或差分逻辑信号。全速工作 (12Mbps) 时，这些器件完全兼容于USB 2.0。收发器 V_L 可低至1.6V，确保与低电压ASIC的兼容。集成的±15kV ESD电路为D+、D-总线提供保护。

全速工作时，MAX13481E/MAX13483E需要一个外部1.5k Ω 电阻上拉至 V_{TRM} 。MAX13481E需要一个外部1.5k Ω 上拉电阻，在VPU连接一个+3.3V电压，可提供低电平有效枚举功能。MAX13482E全速工作时，在VPUR连接一个1.5k Ω 上拉电阻，可提供低电平有效枚举功能。MAX13482E/MAX13483E还具有总线探测 (BD) 输出功能， $V_{BUS} > 3.6V$ 时，该输出置为高电平。

表 1. 电源配置

V_{BUS} (V)	V_{TRM} (V)	V_L (V)	CONFIGURATION	NOTES
+4.0 to +5.5	+3.0 to +3.6 output	+1.6 to +3.6	Normal mode	—
+4.0 to +5.5	+3.0 to +3.6 output	GND or floating	Disable mode	Table 2
GND or floating	High Z	+1.6 to +3.6	Sharing mode	Table 2
+3.1 to +4.5	+3.0 to +3.6 output	+1.6 to +3.6	Battery supply	MAX13481E
+3.0 to +3.6	+3.0 to +3.6 input	+1.6 to +3.6	Voltage regulator supply	

表 2. 禁止模式和共享模式连接

INPUTS/OUTPUTS	DISABLE MODE	SHARING MODE
V_{BUS} / V_{TRM}	4V to 5.5V	Floating or connected to GND
V_L	Floating or connected to GND	1.6V to 3.6V input
D+ and D-	High impedance	High impedance
VP and VM	Invalid*	For \overline{OE} = low, high impedance For \overline{OE} = high, output logic high
RCV	Invalid*	Undefined
BD (MAX13482E/MAX13483E)	Invalid*	Low

*高阻态或逻辑低电平

应用信息

电源配置

正常工作模式

连接 V_L 和 V_{BUS} 至系统电源 (表1)。将 V_L 与一个+1.6V至+3.6V的电源连接。将 V_{BUS} 与一个+4.0V至+5.5V的电源连接，或连接至 V_{BUS} 连接器。

也可以由一节Li+电池为MAX13481E供电，电池直接连接至 V_{BUS} 。 V_{BUS} 即使低至+3.1V， V_{TRM} 也可以保持在+3.0V以上。此外，可以采用一个+3.3V $\pm 10\%$ 稳压源为MAX13481E供电，连接 V_{BUS} 和 V_{TRM} 至外部+3.3V稳压源。在这种配置下，为内部线性稳压器供电时， V_{BUS} 不再消耗电流。

禁止模式

连接 V_{BUS} 至系统电源，不要连接 V_L ，或将其连接至GND。D+和D-进入三态模式， V_{BUS} (或者 V_{BUS} 和 V_{TRM}) 消耗的电源电流小于20 μ A。在禁止模式下，D+和D-可承受最大+5.5V的外部信号 (表2)。

±15kV ESD保护USB收发器， 外部/内部上拉电阻

共享模式

连接 V_L 至系统电源，不要连接 V_{BUS} （或 V_{BUS} 和 V_{TRM} ），或将其连接至GND。D+和D-进入三态模式，使其他电路能够共用USB的D+和D-总线。 V_L 消耗的电源电流小于20 μ A。在共享模式下，D+和D-可承受最大+5.5V的外部信号（表2）。

器件控制

\overline{OE}

\overline{OE} 控制通信方向。驱动 \overline{OE} 至低电平，将数据从逻辑侧发送至USB侧。 \overline{OE} = 低电平时，VP和VM用作至USB发送器的差分驱动输入。驱动 \overline{OE} 至高电平，将数据从USB侧发送至逻辑侧。对于 \overline{OE} = 高电平，VP和VM用作来自USB输入的（D+和D-）单端接收器输出。不管 \overline{OE} 状态如何，RCV均是差分接收器输出。

\overline{ENUM} (MAX13481E/MAX13482E)

MAX13481E/MAX13482E具有低电平有效收举功能，支持软件控制1.5k Ω 上拉电阻，全速工作时，可切换至D+。

对于MAX13481E，在D+和VPU之间连接一个1.5k Ω 上拉电阻。MAX13481E提供一个内部开关，将VPU上拉至+3.3V电压。驱动 \overline{ENUM} 至高电平，将断开VPU与电源的连接。驱动 \overline{ENUM} 至低电平，连接VPU和外部上拉电阻至+3.3V电压。

MAX13482E具有一个连接在VPUR的内部1.5k Ω 电阻，将VPUR直接连接至D+。驱动 \overline{ENUM} 至高电平，在VPUR处断开内部上拉电阻。驱动 \overline{ENUM} 至低电平，将内部上拉电阻连接至VPUR。

SUS

SUS的状态决定MAX13481E/MAX13482E/MAX13483E是工作在正常模式还是待机模式。SUS接GND，使能正常工作模式。驱动SUS至高电平，使能待机模式。待机模式下，RCV置为低电平，VP和VM保持有效（表3和表4）。待机模式下电源电流大大降低。

表3. 发送真值表
($\overline{OE} = 0$)

INPUTS		OUTPUTS	
VP	VM	D+	D-
0	0	0	0
0	1	0	1
1	0	1	0
1	1	1	1

图4a. 接收真值表
($\overline{OE} = 1$)

INPUTS		OUTPUTS		
D+	D-	VP	VM	RCV
0	0	0	0	RCV*
0	1	0	1	0
1	0	1	0	1
1	1	1	1	X

* = 上次状态
X = 未定义

图4b. 接收真值表
($\overline{OE} = 1$, SUS = 1)

INPUTS		OUTPUTS		
D+	D-	VP	VM	RCV
0	0	0	0	0
0	1	0	1	0
1	0	1	0	0
1	1	1	1	0

±15kV ESD 保护 USB 收发器，外部/内部上拉电阻

V_{TRM}

内部线性稳压器产生 V_{TRM} 电压 (典型值 +3.3V)。由 V_{BUS} 对 V_{TRM} 供电 (参见 **电源配置** 一节)。 V_{TRM} 为内部 USB 电路供电，为 MAX13481E/MAX13482E 提供上拉电压。采用一个 1 μ F 陶瓷电容将 V_{TRM} 旁路至 GND，该电容应与器件尽可能的靠近。不要使用 V_{TRM} 为任何其他外部电路供电。

D+ 和 D-

D+ 和 D- 可用作双向总线连接，ESD 保护至 ±15kV (人体模式)。 \overline{OE} = 低电平时，D+ 和 D- 为发送器输出。 \overline{OE} = 高电平时，D+ 和 D- 为接收器输入。

BD (MAX13482E/MAX13483E)

推挽式总线探测 (BD) 输出监视 V_{BUS} ，如果 V_{BUS} 大于 V_{TH_H} ，则置为高电平。如果 V_{BUS} 小于 V_{TH_L} ，BD 置为低电平，MAX13482E/MAX13483E 进入总线共享模式 (表 2)。

V_{BUS}

对于大部分应用， V_{BUS} 连接至 USB 连接器的 V_{BUS} 终端 (参见 **电源配置** 一节)。 V_{BUS} 也可以连接到一个外部电源。驱动 V_{BUS} 至低电平，使能总线共享模式。用一个 1 μ F 陶瓷电容将 V_{BUS} 旁路至 GND，该电容应尽可能靠近器件安装。

外部元件

外部电容

MAX13481E/MAX13482E/MAX13483E 正常工作时，需要 3 个外部电容。用一个 0.1 μ F 陶瓷电容将 V_L 旁路至 GND；用一个 1 μ F 陶瓷电容将 V_{BUS} 旁路至 GND；用一个 1 μ F (最小) 陶瓷电容将 V_{TRM} 旁路至 GND。所有电容应尽可能靠近器件放置。

外部电阻

USB 正常工作时，需要 2 个外部电阻，每个阻值大小为 27 Ω ±1%。在 MAX13481E/MAX13482E/MAX13483E 的 D+ 和 USB 连接器的 D+ 之间串联一个电阻。在 MAX13481E/MAX13482E/MAX13483E 的 D- 和 USB 连接器的 D- 之间串联另一个电阻 (参见 **典型工作电路**)。全速工作时，MAX13483E 需要在 V_{TRM} 和 D+ 之间安装一个外部 1.5k Ω 上拉电阻。全速工作时，MAX13481E 需要在 VPU 和 D+ 之间安装一个外部 1.5k Ω 上拉电阻。MAX13482E 不需要外部上拉电阻，但是全速工作时，VPUR 必须连接至 D+。

数据传输

向 USB 发送数据

要向 USB 发送数据，将 \overline{OE} 驱动至低电平。MAX13481E/MAX13482E/MAX13483E 通过 D+ 和 D-，以差分形式向 USB 发送数据。VP 和 VM 用作差分驱动器的输入信号，也可以用来触发单端零 (SE0) 驱动器 (参见表 3)。

从 USB 接收数据

从 USB 接收数据时，将 \overline{OE} 驱动至高电平，SUS 置低。D+ 和 D- 接收到的差分数据出现在 RCV 端。D+ 和 D- 的单端接收器分别驱动 VP 和 VM。

RCV

接收数据时，RCV 监视 D+ 和 D-。对于 D+ 高电平和 D- 低电平，RCV 为逻辑 1。对于 D+ 低电平和 D- 高电平，RCV 为逻辑 0。当 D+ 和 D- 同时为低电平时，RCV 保持之前的有效状态 (单端零或 SE0)。

ESD 保护

D+ 和 D- 具有额外的静电保护功能，被保护器件可承受最大 ±15kV 的电压。在所有工作模式 (正常工作、待机模式和断电) 下，ESD 电路可承受较高的 ESD 冲击。D+ 和 D- 保护支持以下标准：

- ±15kV 人体模式
- ±8kV IEC 61000-4-2 接触放电模式
- 为 V_{BUS} 提供 ±15kV ESD 时，必须在 V_{BUS} 和 GND 之间连接一个 1 μ F 以上的电容。

ESD 测试条件

ESD 性能取决于多种因素。请与 Maxim 联系，获取有关测试设置、测试方法和测试结果的可靠性报告。

人体模型

图 6 所示为人体模型，图 7 所示是向低阻放电时产生的电流波形。该模型含有一个 100pF 电容，电容可充电至所要求的 ESD 电压，然后通过一个 1.5k Ω 电阻向测试器件放电。

IEC 61000-4-2

IEC 61000-4-2 标准包括最终设备的 ESD 测试和性能测试。该标准不是专为集成电路制定的。使用人体测试模型和 IEC 61000-4-2 模型的主要区别是 IEC 61000-4-2 的峰值电流更高。因为 IEC 61000-4-2 测试模型中串联电阻阻值较低，

±15kV ESD保护USB收发器， 外部/内部上拉电阻

时序图

MAX13481E/MAX13482E/MAX13483E




图1. 上升和下降时间




图2. VP、VM以及D+、D-时序




图3. 驱动器使能和禁止时序

这种模型下可承受的ESD电压远远小于人体模型下可承受的电压。图8给出了IEC 61000-4-2模型。气隙放电测试用充电探针靠近器件放电。

机器模型

ESD机器模型采用一个200pF存储电容和零放电电阻测试所有的连接。其目的是模拟接触产生的应力，该应力是

在制造过程中，由于操作和装配造成的。在制造过程中，所有引脚（不仅仅是输入和输出引脚）都需要这种保护。PC板装配完成后，机器模型对I/O端口的影响不大。

±15kV ESD保护USB收发器，外部/内部上拉电阻

时序图 (续)




图4. D+/D-时序与VP、VM和RCV的对应关系




图5. 接收器使能和禁止时序




图6. 人体ESD测试模型




图7. 人体模型电流波形




图8. IEC 61000-4-2 ESD测试模型

±15kV ESD保护USB收发器， 外部/内部上拉电阻

测试电路




图9. 发送器和接收器传输延时





图10. 驱动器使能和禁止时序

MAX13481E/MAX13482E/MAX13483E

±15kV ESD 保护 USB 收发器, 外部/内部上拉电阻


MAX13481E/MAX13482E/MAX13483E

功能框图



±15kV ESD保护USB收发器, 外部/内部上拉电阻

功能框图 (续)




MAX13481E/MAX13482E/MAX13483E

±15kV ESD保护USB收发器, 外部/内部上拉电阻

MAX13481E/MAX13482E/MAX13483E



功能框图 (续)



±15kV ESD保护USB收发器， 外部/内部上拉电阻

典型工作电路


MAX13481E/MAX13482E/MAX13483E



±15kV ESD 保护USB收发器, 外部/内部上拉电阻

MAX13481E/MAX13482E/MAX13483E

典型工作电路 (续)



芯片信息


PROCESS: BiCMOS

±15kV ESD保护USB收发器， 外部/内部上拉电阻

封装信息

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外型信息，请查询 www.maxim-ic.com.cn/packages.)

MAX13481E/MAX13482E/MAX13483E



PKG	12L 3x3			16L 3x3		
REF.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
A	0.70	0.75	0.80	0.70	0.75	0.80
b	0.20	0.25	0.30	0.20	0.25	0.30
D	2.90	3.00	3.10	2.90	3.00	3.10
E	2.90	3.00	3.10	2.90	3.00	3.10
e	0.50 BSC			0.50 BSC		
L	0.45	0.55	0.65	0.30	0.40	0.50
N	12			16		
ND	3			4		
NE	3			4		
A1	0	0.02	0.05	0	0.02	0.05
A2	0.20 REF			0.20 REF		
k	0.25	-	-	0.25	-	-

PKG. CODES	D2			E2			PIN ID	JEDEC	DOWN BONDS ALLOWED
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.			
T1233-1	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-1	NO
T1233-3	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-1	YES
T1233-4	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-1	YES
T1633-1	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-2	NO
T1633-2	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-2	YES
T1633F-3	0.65	0.80	0.95	0.65	0.80	0.95	0.225 x 45°	WEED-2	N/A
T1633FH-3	0.65	0.80	0.95	0.65	0.80	0.95	0.225 x 45°	WEED-2	N/A
T1633-4	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-2	NO

NOTES:

- DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
- ALL DIMENSIONS ARE IN MILLIMETERS. ANGLES ARE IN DEGREES.
- N IS THE TOTAL NUMBER OF TERMINALS.
- THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JEDEC 95-1 SPP-012. DETAILS OF TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.
- DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.20 mm AND 0.25 mm FROM TERMINAL TIP.
- ND AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.
- DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.
- COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.
- DRAWING CONFORMS TO JEDEC MO220 REVISION C.
- MARKING IS FOR PACKAGE ORIENTATION REFERENCE ONLY.
- NUMBER OF LEADS SHOWN ARE FOR REFERENCE ONLY.

DALLAS SEMICONDUCTOR MAXIM
TITLE: PACKAGE OUTLINE
12, 16L THIN QFN, 3x3x0.8
APPROVAL: DOCUMENT CONTROL NO. 21-0136 REV. F 1/2

Maxim 不对 Maxim 产品以外的任何电路使用负责，也不提供其专利许可。Maxim 保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 19