

用于台式机、笔记本和图形卡的
集成DDR电源方案

概述

MAX8632内部集成一个同步buck PWM控制器，用于产生 V_{DDQ} ；一个具有源出和吸收能力的LDO线性稳压器，用于产生VTT；和一个10mA基准缓冲器，用于产生VTTR。Buck控制器驱动两个外部n沟道MOSFET，可由2V至28V的输入电压产生低至0.7V的输出电压和高达15A的输出电流。LDO能吸入和源出高达1.5A的连续电流和3A的峰值电流。LDO输出和10mA基准缓冲器输出都能跟踪REFIN电压。这些特性使得MAX8632非常适合为台式机、笔记本电脑和图形卡中的DDR存储器供电。

MAX8632中的PWM控制器采用Maxim专有的Quick-PWM™架构，具有高达600kHz的可编程开关频率。这种控制方案可轻松适应宽范围的输入/输出电压比，并能提供100ns的负载瞬态响应，同时保持高效率 and 相对稳定的开关频率。MAX8632提供完全可编程的欠压/过压保护 (UVP/OVP) 和跳周期模式选择，非常适合便携式产品。跳周期模式在轻载状态下有助于提高效率。

VTT和VTTR输出能够以1%的精度跟踪 $V_{REFIN} / 2$ 。宽带LDO稳压器具有优越的瞬态响应，无需采用大容量电容，因此可以降低成本、缩小尺寸。

Buck控制器和LDO稳压器具有独立的电流限制。通过监测低边MOSFET的漏-源压降，buck调节器实现了可调、无损、折返式限流。此外，器件内置过压保护和欠压保护电路。一旦过流故障解除，稳压器重新进入软启动状态。这样可大大降低短路状态下的功耗。通过SHDN输入和STBY输入，MAX8632可实现灵活的上电顺序和待机电源管理，支持所有的DDR工作状态。

MAX8632采用28引脚、5mm x 5mm薄型QFN封装。

应用

DDR I与DDR II存储器电源
台式机计算机
笔记本电脑与台式笔记本
图形卡
游戏控制台
RAID
网络

特性

Buck控制器


- ◆ Quick-PWM技术可提供100ns负载阶跃响应
- ◆ 效率高达95%
- ◆ 2V至28V的输入电压范围
- ◆ 1.8V/2.5V固定输出电压或0.7V至5.5V可调输出电压
- ◆ 高达600kHz的可选开关频率
- ◆ 可调节的折返式限流
- ◆ 1.7ms数字软启动
- ◆ 独立的关断和待机控制
- ◆ 过压/欠压保护功能
- ◆ LDO部分具有窗口式“电源好”比较器
- ◆ 完全集成的VTT和VTTR
- ◆ VTT可源出/吸入±3A电流
- ◆ VTT仅需20μF陶瓷电容
- ◆ VTT和VTTR输出跟踪 $V_{REFIN} / 2$
- ◆ 全陶瓷输出电容设计
- ◆ 1.0V至2.8V输入电压范围
- ◆ “电源好”窗口比较器

订购信息

PART	TEMP RANGE	PIN-PACKAGE
MAX8632ETI+	-40°C to +85°C	28 Thin QFN 5mm x 5mm

+表示无铅封装。

引脚配置



典型应用电路在本数据手册最后给出。

Quick-PWM是Maxim Integrated Products, Inc.的商标。

用于台式机、笔记本和图形卡的 集成DDR电源方案

MAX8632

ABSOLUTE MAXIMUM RATINGS

V_{IN} to GND	-0.3V to +30V	V_{TTS} to GND	-0.3V to ($AV_{DD} + 0.3V$)
V_{DD}, AV_{DD}, V_{TTI} to GND	-0.3V to +6V	PGND1, PGND2, TP0 to GND	-0.3V to +0.3V
\overline{SHDN} , REFIN to GND	-0.3V to +6V	REF Short Circuit to GND	Continuous
SS, POK1, POK2, SKIP, ILIM, FB to GND	-0.3V to +6V	Continuous Power Dissipation ($T_A = +70^\circ C$)	
\overline{STBY} , TON, REF, UVP/OVP to GND	-0.3V to ($AV_{DD} + 0.3V$)	28-Pin 5mm x 5mm Thin QFN (derate 35.7mW/ $^\circ C$ above $+70^\circ C$)	2.86W
OUT, VTTR to GND	-0.3V to ($AV_{DD} + 0.3V$)	Operating Temperature Range	-40 $^\circ C$ to +85 $^\circ C$
DL to PGND1	-0.3V to ($V_{DD} + 0.3V$)	Junction Temperature	+150 $^\circ C$
DH to LX	-0.3V to ($V_{BST} + 0.3V$)	Storage Temperature Range	-65 $^\circ C$ to +150 $^\circ C$
LX to BST	-6V to +0.3V	Lead Temperature (soldering, 10s)	+300 $^\circ C$
LX to GND	-2V to +30V		
VTT to GND	-0.3V to ($V_{TTI} + 0.3V$)		

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

($V_{IN} = +15V$, $V_{DD} = AV_{DD} = V_{\overline{SHDN}} = \overline{STBY} = V_{BST} = V_{ILIM} = 5V$, $V_{OUT} = V_{REFIN} = V_{TTI} = 2.5V$, UVP/OVP = TP0 = FB = SKIP = GND, PGND1 = PGND2 = LX = GND, TON = OPEN, $V_{TTS} = V_{TT}$, $T_A = -40^\circ C$ to +85 $^\circ C$, unless otherwise noted. Typical values are at $T_A = +25^\circ C$.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
MAIN PWM CONTROLLER							
Input Voltage Range	V_{IN}		2		28	V	
	V_{DD}, AV_{DD}		4.5		5.5		
Output Adjust Range	V_{OUT}		0.7		5.5	V	
Output Voltage Accuracy (Note 2)		FB = OUT	0.693	0.7	0.707	V	
		FB = GND	2.47	2.5	2.53		
		FB = V_{DD}	1.78	1.8	1.82		
Soft-Start Ramp Time	t_{SS}	Rising edge of \overline{SHDN} to full current limit		1.7		ms	
On-Time	t_{ON}	$V_{IN} = 15V$, $V_{OUT} = 1.5V$ (Note 3)	TON = GND (600kHz)	170	194	219	ns
			TON = REF (450kHz)	213	243	273	
			TON = open (300kHz)	316	352	389	
			TON = AV_{DD} (200kHz)	461	516	571	
Minimum Off-Time	t_{OFF_MIN}	(Note 3)	200	300	450	ns	
V_{IN} Quiescent Supply Current	I_{IN}			25	40	μA	
V_{IN} Shutdown Supply Current		$\overline{SHDN} = GND$		1	5	μA	
AV_{DD} Quiescent Supply Current	I_{AVDD}	All on (PWM, VTT, and VTTR on)		2.5	5	mA	
		$\overline{STBY} = GND$ (only VTTR and PWM on)		1	2		
$AV_{DD} + V_{DD}$ Shutdown Supply Current		$\overline{SHDN} = GND$			20	μA	
AV_{DD} Undervoltage-Lockout Threshold		Rising edge of V_{IN}	4.05	4.25	4.40	V	
		Hysteresis		50		mV	
V_{DD} Quiescent Supply Current	I_{VDD}	Set $V_{FB} = 0.8V$		1	5	μA	

用于台式机、笔记本和图形卡的 集成DDR电源方案

MAX8632

ELECTRICAL CHARACTERISTICS (continued)

($V_{IN} = +15V$, $V_{DD} = AV_{DD} = V_{\overline{SHDN}} = \overline{STBY} = V_{BST} = V_{ILIM} = 5V$, $V_{OUT} = V_{REFIN} = V_{VTTI} = 2.5V$, $UVP/OVP = TP0 = FB = \overline{SKIP} = GND$, $PGND1 = PGND2 = LX = GND$, $TON = OPEN$, $V_{VTTs} = V_{VTT}$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
REFERENCE						
Reference Voltage	V_{REF}	$AV_{DD} = 4.5V$ to $5.5V$; $I_{REF} = 0$	1.98	2	2.02	V
Reference Load Regulation		$I_{REF} = 0$ to $50\mu A$			0.01	V
REF Undervoltage Lockout		V_{REF} rising		1.93		V
		Hysteresis		300		mV
FAULT DETECTION						
OVP Trip Threshold (Referred to Nominal V_{OUT})		$UVP/OVP = AV_{DD}$	112	116	120	%
UVP Trip Threshold (Referred to Nominal V_{OUT})			65	70	75	%
POK1 Trip Threshold (Referred to Nominal V_{OUT})		Lower level, falling edge, 1% hysteresis	87	90	93	%
		Upper level, rising edge, 1% hysteresis	107	110	113	
POK2 Trip Threshold (Referred to Nominal V_{VTTs} and V_{VTTTR})		Lower level, falling edge, 1% hysteresis	87.5	90	92.5	%
		Upper level, rising edge, 1% hysteresis	107.5	110	112.5	
POK2 Disable Threshold (Measured at $REFIN$)		V_{REFIN} rising (hysteresis = $75mV$ typ)	0.7		0.9	V
UVP Blanking Time		From rising edge of \overline{SHDN}	10	20	40	ms
OVP, UVP, POK_ Propagation Delay				10		μs
POK_ Output Low Voltage		$I_{SINK} = 4mA$			0.3	V
POK_ Leakage Current		$V_{POK_} = 5.5V$, $V_{FB} = 0.8V$, $V_{VTTs} = 1.3V$			1	μA
ILIM Adjustment Range	V_{ILIM}		0.25		2.00	V
ILIM Input Leakage Current					0.1	μA
Current-Limit Threshold (Fixed) PGND1 to LX			45	50	55	mV
Current-Limit Threshold (Adjustable) PGND1 to LX		$V_{ILIM} = 2V$	170	200	235	mV
Current-Limit Threshold (Fixed, Negative Direction) PGND1 to LX		$\overline{SKIP} = AV_{DD}$	-75	-60	-45	mV
Current-Limit Threshold (Adjustable, Negative Direction) PGND1 to LX		$\overline{SKIP} = AV_{DD}$, $V_{ILIM} = 2V$		-250		mV
Zero-Crossing Detection Threshold PGND1 to LX				3		mV
Thermal-Shutdown Threshold				+160		$^{\circ}C$
Thermal-Shutdown Hysteresis				15		$^{\circ}C$

用于台式机、笔记本和图形卡的 集成DDR电源方案

MAX8632

ELECTRICAL CHARACTERISTICS (continued)

($V_{IN} = +15V$, $V_{DD} = AV_{DD} = V_{\overline{SHDN}} = \overline{STBY} = V_{BST} = V_{ILIM} = 5V$, $V_{OUT} = V_{REFIN} = V_{VTTI} = 2.5V$, $UVP/OVP = TP0 = FB = \overline{SKIP} = GND$, $PGND1 = PGND2 = LX = GND$, $TON = OPEN$, $V_{VTTs} = V_{VTT}$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
MOSFET DRIVERS						
DH Gate-Driver On-Resistance		$V_{BST} - V_{LX} = 5V$		1	4	Ω
DL Gate-Driver On-Resistance in High State				1	4	Ω
DL Gate-Driver On-Resistance in Low State				0.5	3	Ω
Dead Time (Additional to Adaptive Delay)		DH falling to DL rising		30		ns
		DL falling to DH rising		50		
INPUTS AND OUTPUTS						
Logic Input Threshold (\overline{SHDN} , \overline{STBY} , \overline{SKIP})		Rising edge	1.20	1.7	2.20	V
		Hysteresis		225		mV
Logic Input Current (\overline{SHDN} , \overline{STBY} , \overline{SKIP})			-1		+1	μA
Dual-Mode™ Input Logic Levels (FB)		Low (2.5V output)			0.05	V
		High (1.8V output)	2.1			
Input Bias Current (FB)			-0.1		+0.1	μA
Four-Level Input Logic Levels (TON, OVP/UVP)		High	$AV_{DD} - 0.4$			V
		Floating	3.15		3.85	
		REF	1.65		2.35	
		Low			0.5	
Logic Input Current (TON, OVP/UVP)			-3		+3	μA
OUT Input Resistance		FB = GND	90	175	350	k Ω
		FB = AV_{DD}	70	135	270	
		FB adjustable mode	400	800	1600	
OUT Discharge-Mode On-Resistance				10	25	Ω
DL Turn-On Level During Discharge Mode (Measured at OUT)			0.01	0.1	0.20	V

Dual Mode 是 Maxim Integrated Products, Inc. 的商标。

用于台式机、笔记本和图形卡的 集成DDR电源方案

MAX8632

ELECTRICAL CHARACTERISTICS (continued)

($V_{IN} = +15V$, $V_{DD} = AV_{DD} = V_{\overline{SHDN}} = \overline{STBY} = V_{BST} = V_{ILIM} = 5V$, $V_{OUT} = V_{REFIN} = V_{VTTI} = 2.5V$, $UVP/OVP = TP0 = FB = \overline{SKIP} = GND$, $PGND1 = PGND2 = LX = GND$, $TON = OPEN$, $V_{VTTS} = V_{VTT}$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
LINEAR REGULATORS (VTTR AND VTT)						
VTTI Input Voltage Range	V_{VTTI}		1		2.8	V
VTTI Supply Current	I_{VTTI}	$I_{VTT} = I_{VTTR} = 0$		<0.1	1	mA
VTTI Shutdown Current		$\overline{SHDN} = GND$			10	μA
REFIN Input Impedance		$V_{REFIN} = 2.5V$	12	20	30	k Ω
REFIN Range	V_{REFIN}		1		2.8	V
VTT, VTTR UVLO Threshold (Measured at OUT)			0.01	0.1	0.20	V
Soft-Start Charge Current	I_{SS}	$V_{SS} = 0$		4		μA
VTT Internal MOSFET High-Side On-Resistance		$I_{VTT} = -100mA$, $V_{VTTI} = 1.5V$, $AV_{DD} = 4.5V$			0.3	Ω
VTT Internal MOSFET Low-Side On-Resistance		$I_{VTT} = 100mA$, $AV_{DD} = 4.5V$			0.3	Ω
VTT Output Accuracy (Referred to $V_{REFIN} / 2$)		$V_{REFIN} = 1.5V$ or $2.5V$, $I_{VTT} = 1mA$	-1		+1	%
VTT Load Regulation		$V_{REFIN} = 2.5V$, $I_{VTT} = 0$ to $\pm 1.5A$		1.3		%
		$V_{REFIN} = 1.5V$, $I_{VTT} = 0$ to $\pm 1A$		1.3		
VTT Current Limit		$V_{TT} = 0$ or V_{TTI}	± 3	± 5	± 6.5	A
VTTS Input Current	I_{VTTS}	$V_{VTTS} = 1.5V$, VTT open		0.1	1	μA
VTTR Output Error (Referred to $V_{REFIN} / 2$)		$V_{REFIN} = 1.5V$ or $2.5V$, $I_{VTTR} = 0$	-1		+1	%
VTTR Current Limit		$V_{VTTR} = 0$ or V_{VTTI}	± 18	± 32	± 50	mA
VTTR Bias Current		$V_{REFIN} = V_{VTTI} = 0$		0.6	4	μA

Note 1: Specifications to $-40^{\circ}C$ are guaranteed by design, not production tested.










Note 2: When the inductor is in continuous conduction, the output voltage has a DC regulation level higher than the error-comparator threshold by 50% of the ripple. In discontinuous conduction, the output voltage has a DC regulation level higher than the trip level by approximately 1.5% due to slope compensation.

Note 3: On-time and off-time specifications are measured from 50% point to 50% point at the DH pin with $LX = GND$, $V_{BST} = 5V$, and a 250pF capacitor connected from DH to LX. Actual in-circuit times may differ due to MOSFET switching speeds.

用于台式机、笔记本和图形卡的集成DDR电源方案

典型工作特性

($V_{IN} = 12V$, $V_{OUT} = 2.5V$, $T_{ON} = GND$, $\overline{SKIP} = AV_{DD}$, circuit of Figure 8, $T_A = +25^\circ C$, unless otherwise noted.)




用于台式机、笔记本和图形卡的集成DDR电源方案

典型工作特性 (续)


($V_{IN} = 12V$, $V_{OUT} = 2.5V$, $T_{ON} = GND$, $\overline{SKIP} = AV_{DD}$, circuit of Figure 8, $T_A = +25^\circ C$, unless otherwise noted.)

MAX8632


LOAD TRANSIENT (BUCK)




LOAD TRANSIENT VTT (-1.5A TO +1.5A)




LOAD TRANSIENT VTT (-3A TO +3A)




POWER-UP WAVEFORMS




POWER-DOWN WAVEFORMS




STARTUP AND SHUTDOWN INTO HEAVY LOAD, DISCHARGE DISABLED




STARTUP AND SHUTDOWN INTO LIGHT LOAD, DISCHARGE ENABLED



SHUTDOWN BY LOSS OF VDD








STANDBY RESPONSE VTT LOADED AT 10Ω TO GND



用于台式机、笔记本和图形卡的 集成DDR电源方案

典型工作特性 (续)

($V_{IN} = 12V$, $V_{OUT} = 2.5V$, $T_{ON} = GND$, $\overline{SKIP} = AV_{DD}$, circuit of Figure 8, $T_A = +25^\circ C$, unless otherwise noted.)



用于台式机、笔记本和图形卡的 集成DDR电源方案

引脚说明

MAX8632

引脚	名称	功能
1	TON	导通时间选择输入。该四电平逻辑输入用来设置额定DH导通时间。TON分别连接至GND、REF、AV _{DD} 及悬空时可选择以下额定开关频率： TON = AV _{DD} (200kHz) TON = 悬空 (300kHz) TON = REF (450kHz) TON = GND (600kHz)
2	OVP/ UVP	过/欠压保护 (OVP/UVP) 控制输入。该四电平逻辑输入用来使能/禁止过/欠压保护。过压门限值为额定输出电压的116%。欠压门限值为额定输出电压的70%。使能OVP的同时启用放电模式。OVP/UVP的连接如下： OVP/UVP = AV _{DD} (使能OVP和放电模式，使能UVP) OVP/UVP = 悬空 (使能OVP和放电模式，禁止UVP) OVP/UVP = REF (禁止OVP和放电模式，使能UVP) OVP/UVP = GND (禁止OVP和放电模式，禁止UVP)
3	REF	+2.0V 基准电压输出。用0.1μF (最小值) 电容旁路至GND。REF可为外部负载提供50μA 电流。可用于设置ILIM电压。当 $\overline{\text{SHDN}}$ 为低电平，OUT < 0.1V时，REF关断。
4	ILIM	Buck调节器的谷值限流门限调节端。PGND与LX之间限流门限是ILIM端电压的0.1倍。ILIM连接至REF和GND间的分压器，可将限流门限设置为25mV至200mV。与之对应的ILIM端电压范围为0.25V至2V。ILIM接至AV _{DD} 时限流门限为默认值50mV。参见限流设置 (Buck) 部分。
5	POK1	Buck电源好开漏输出。当buck输出电压比规定稳定电压高出或低出10%，或在软启动期间时，POK1为低电平。当输出电压达到稳定且软启动电路停止工作时，POK1为高阻态。关断模式下POK1为低电平。
6	POK2	LDO电源好开漏输出。在正常模式下，只要VTTR和VTTS电压中的任一个比额定稳定电压 (通常为REFIN / 2) 高出或低出10%，POK2都为低电平。待机模式下POK2仅对VTTR输入响应。关断模式下或当V _{REFIN} 小于0.8V时，POK2为低电平。
7	$\overline{\text{STBY}}$	待机控制。 $\overline{\text{STBY}}$ 连接至GND时进入低静态电流模式，此时VTT输出开路。在这种模式下，POK2只从VTTR上获得输入。PWM输出的导通和关断取决于SHDN状态。
8	SS	VTT软启动控制端。SS和地之间连接一个电容 (图8典型应用电路中的C9) 。SS开路时禁止软启动。VTT关断时SS对地放电。参见POR、UVLO和软启动部分。
9	VTTS	终端电源输出检测引脚。通常连接至VTT引脚，以将VTT电压精确调节至REFIN电压的一半。如果连接至VTT和GND之间的电阻分压器，可将VTT电压调节至高于REFIN电压的一半。
10	VTTR	终端基准电压。VTTR跟踪V _{REFIN} / 2。

用于台式机、笔记本和图形卡的 集成DDR电源方案

引脚说明 (续)

引脚	名称	功能
11	PGND2	VTT和VTTR的功率地。从外部将PGND2接至背部裸露焊盘。
12	VTT	终端电源输出。VTT连接至VTTS可将VTT电压调节至 $V_{REFIN} / 2$ 。
13	VTTI	VTT和VTTR的电源输入。在DDR应用中通常连接至buck调节器输出。
14	REFIN	外部基准输入。用来将VTT和VTTR输出调节至 $V_{REFIN} / 2$ 。
15	FB	Buck输出的反馈输入。连接至 AV_{DD} 实现+1.8V固定输出；连接至GND实现+2.5V固定输出。要实现可调输出电压(0.7V至5.5V)，则将FB连接至输出电压端的电阻分压器。可调模式下FB调节至+0.7V。
16	OUT	输出电压检测端。连接至buck输出滤波电容的正极。OUT用来检测输出电压，以确定高边开关MOSFET(图8典型应用电路中的Q1)的导通时间。固定输出模式下OUT也作为buck输出的反馈输入。当通过OVP/ UVP使能放电模式时，输出电容通过OUT和GND内部连接的10 Ω 电阻放电。OUT还作为VTT和VTTR UVLO检测器的输入。
17	V_{IN}	输入电压检测端。连接至输入电源。 V_{IN} 仅用于设置PWM导通时间单稳态触发器。IN电压范围为2V至28V。
18	DH	高边栅极驱动输出。在LX电压与BST电压间摆动。关断或UVLO时DH为低。
19	LX	外部电感连接端。LX接至电感的输入端。LX同时被用于限流电路和DH驱动器电源的返回端。
20	BST	自举浮动电容连接端。外接一个电容和一个二极管，如典型应用电路(图8)所示。参见自举供电二极管和电容的选择(Buck)部分。
21	DL	同步整流器栅极驱动输出。在PGND和 V_{DD} 之间摆动。
22	V_{DD}	DL栅极驱动电源输入。与+4.5V至+5.5V系统电源连接。用一个1 μ F(最小值)陶瓷电容旁路至PGND1。
23	PGND1	Buck控制器功率地。PGND1外接至低边FET的源极。
24	GND	Buck和LDO的模拟地。从外部将GND连接至背部裸露焊盘。
25	\overline{SKIP}	跳脉冲控制输入。接 AV_{DD} 时器件处于低噪声强制PWM模式。接GND时使能跳脉冲工作模式。
26	AV_{DD}	Buck和LDO的模拟电源输入。经10 Ω 串联电阻与+4.5V至+5.5V系统电源相连。用1 μ F或更大的陶瓷电容旁路至GND。
27	\overline{SHDN}	关断控制输入。用于控制buck输出。 \overline{SHDN} 上升沿可清除过压或欠压保护故障锁存器(参见表2和表3)。接 AV_{DD} 时正常工作。
28	TPO	测试引脚。必须外接至GND。
—	EP	裸露焊盘。该裸露焊盘必须以星形方式连接至GND和PGND2。详细信息参见LDO部分的特殊布局考虑。

用于台式机、笔记本和图形卡的 集成DDR电源方案

MAX8632




图1. 功能框图

用于台式机、笔记本和图形卡的集成DDR电源方案

详细说明

MAX8632内部集成有一个同步buck PWM控制器、一个LDO线性稳压器和一个10mA基准缓冲器。Buck控制器驱动两个外部n沟道MOSFET，可由+2V至+28V输入电压产生低至0.7V的输出电压和高达15A的负载电流。LDO能吸入和源出高达1.5A的连续电流和3A的峰值电流，同时还具有快速响应。这些特性使得MAX8632非常适合DDR存储器应用。

MAX8632 buck调节器采用Maxim公司专有的恒定导通时间Quick-PWM架构，开关频率最高可达600kHz。该控制方案能轻松适应很宽的输入/输出电压比，还提供100ns的“立即导通”负载瞬态响应，并保持高效率与相对恒定的开关频率。

Buck控制器、LDO和基准缓冲器具有独立的限流。Buck调节器通过监测低边FET的漏-源压降实现无损折返式限流。ILIM输入用来调节这个电流限。如果选择了过压保护功能，当输出电压大于其设定值的116%时，锁定低边同步FET为导通状态，高边FET为关断状态。它还具有可选的欠压保护功能，在过流状态下，当输出电压低于规定输出的70%时，它就会锁定MOSFET驱动器为关断状态。这有助于大大降低短路时的功耗。

LDO和基准缓冲器的限流值分别为±5A和±32mA，都没有过压或欠压保护。当其中一路输出到达限流点时，该路输出将不再稳定电压，转而稳定电流至限流值。

+5V偏置电源 (V_{DD} 和 AV_{DD})

除输入电源 (V_{IN}) 外，MAX8632还需外接一个+5V偏置电源，用来为PWM电路和栅极驱动器供电。将偏置电源放在IC外部可提高效率，并省下了+5V线性稳压器的成本。如果要求其能够独立运行，可用一个外部的线性稳压器(如MAX1615)来产生+5V电源。如果输入是固定的+4.5V至+5.5V电源，可将 V_{DD} 、 AV_{DD} 和IN连接在一起。

V_{DD} 为buck调节器的MOSFET驱动器供电， AV_{DD} 为IC的其余部分供电。电源 AV_{DD} 与 V_{DD} 的输出电流必须能够供应IC和MOSFET栅极驱动所需电流。该电流最大值的估算公式如下：

$$I_{BIAS} = I_{VDD} + I_{AVDD} + f_{SW} \times (Q_{G1} + Q_{G2})$$

其中 $I_{VDD} + I_{AVDD}$ 是流入 V_{DD} 和 AV_{DD} 的静态电源电流， Q_{G1} 和 Q_{G2} 是典型应用电路图8中的MOSFET Q1与Q2的总栅极电荷 ($V_{GS} = 5V$)， f_{SW} 是开关频率。

自由运行的恒定导通时间PWM

Quick-PWM控制架构是一种准固定频率、恒定导通时间、有电压前馈的电流模式调节器(图1)。该架构利用输出滤波电容的ESR作为检流电阻，因此，输出纹波电压被作为PWM斜坡信号。控制算法很简单：高边开关的导通时间仅取决于一个单稳态触发器，这个电路产生的脉冲宽度与输入电压成反比、与输出电压成正比。另一个单稳态触发器用来设置300ns(典型值)的最小关断时间。如果误差比较器输出为高、低边开关的电流在谷电流限值以下、而且最小关断时间单稳态触发器已复位，则触发导通时间单稳态触发器。

导通时间单稳态 (TON)

PWM核的核心部分是一个用来设置高边开关导通时间的单稳态触发器。这个快速、低抖动、可调节的单稳态触发器根据输入电压和输出电压改变导通时间。高边开关导通时间与输入电压成反比 (V_{IN})，与输出电压成正比：

$$t_{ON} = K \times \frac{(V_{OUT} + I_{LOAD} \times R_{DS(ON)Q2})}{V_{IN}}$$

其中，K(开关周期)由TON输入确定(表1)， $R_{DS(ON)Q2}$ 是典型应用电路(图8)中同步整流器(Q2)的导通电阻。尽管没有固定频率时钟发生器，该算法仍可产生近乎恒定的开关频率。恒定开关频率的优点表现在以下两个方面：

- 1) 通过合理的选择，可使开关频率避开对噪声敏感的频段，例如455kHz中频。
- 2) 电感纹波电流和工作点保持相对恒定，简化了设计，并能预先确定输出电压纹波。

用于台式机、笔记本和图形卡的集成DDR电源方案

导通时间在 *Electrical Characteristics* 表所规定的工作点具有较高的精度 (600kHz和450kHz时约为±12.5%；200kHz和300kHz时约为±10%)。工作点远离 *Electrical Characteristics* 表所规定的条件时，导通时间会在较宽的范围内变化。例如，当频率设定为600kHz时，如果输入比5V大得多，由于所需导通时间很短，实际的运行速率要慢将近10%。

恒定导通时间只确定了一个大致恒定的开关频率。 *Electrical Characteristics* 表中给出的导通时间还受阻性损耗和高边MOSFET开关延迟的影响。其中阻性损耗 (包括电感、两个MOSFET、输出电容的ESR、输出和地线回路PCB走线的电阻) 随负载增大趋向于使开关频率偏高。死区时间效应增加了有效导通时间，由于有效导通时间中增加了一个或两个死区时间，因而降低了开关频率。只有在PWM模式 ($\overline{SKIP} = V_{DD}$) 下，输出电压动态瞬变期间，当电感电流在轻载或负向负载电流下发生反转时，才会发生死区时间效应。电感电流反向时，电感的感生电动势导致LX比通常情况更早地升高，使导通时间延长了DH前沿死区时间。对于临界传导点以上的负载，不发生死区时间效应，实际开关频率为：

$$f_{SW} = \frac{V_{OUT} + V_{DROPI}}{t_{ON}(V_{IN} + V_{DROPI})}$$

其中， V_{DROPI} 是电感放电回路中的杂散电压降总和，包括同步整流器、电感和PCB电阻上的压降； V_{DROPI} 是充电回路中的总杂散压降，包括高边开关 (图8典型应用电路中的Q1)、电感以及PCB引线电阻上的压降； t_{ON} 是单稳态触发器设定的导通时间 (参见 *导通时间单稳态 (TON)* 部分)。

自动跳脉冲模式 ($\overline{SKIP} = GND$)

在跳脉冲模式下 ($\overline{SKIP} = GND$)，轻载时将自动切换至PFM模式 (图2)。这种切换受控于一个比较器，该比较器在电感电流过零时终止低边开关的导通周期。这个过零比较器以差分方式在同步整流MOSFET (图8典型应用电路中的Q2) 上检测电感电流。一旦 $V_{PGND} - V_{LX}$ 低于限流门限5% (限流门限取50mV默认值时该值为2.5mV)，比较器强制拉低DL (图1)。这种控制机制使跳脉冲PFM和非跳脉冲PWM工作模式之间的分界点正好与连续和非连续电

感电流工作模式之间的分界点 (也称为临界传导点) 重合。PFM/PWM切换时的负载电流 ($I_{LOAD(SKIP)}$) 等于纹波电流峰值的一半，它是电感量的函数 (图2)。该门限值相对恒定，仅受输入电压 (V_{IN}) 的轻微影响：

$$I_{LOAD(SKIP)} = \left(\frac{V_{OUT} \times K}{2L} \right) \left(\frac{V_{IN} - V_{OUT}}{V_{IN}} \right)$$

其中，K为导通时间比例因子 (参见表1)。例如，在图8的典型应用电路中 ($K = 1.7\mu s$, $V_{OUT} = 2.5V$, $V_{IN} = 12V$, $L = 1\mu H$)，跳脉冲切换发生在：

$$\left(\frac{2.5V \times 1.7\mu s}{2 \times 1\mu H} \right) \left(\frac{12V - 2.5V}{12V} \right) = 1.68A$$

如果使用回转 (软饱和) 电感，切换点甚至会更低。轻载情况下器件进入跳脉冲工作模式时，开关波形可能会显得杂乱且不能同步，这是正常的，此时具有较高的轻载效率。可通过改变电感量来平衡PFM噪声与轻载效率。通常，电感较小时，效率—负载曲线比较平坦，电感值较大时，满载效率较高 (假设线圈电阻保持固定)，且输出电压纹波较小。使用较大电感的代价是增大了板面尺寸和降低了负载瞬态响应，尤其是在低输入电压时。

表1. 近似K因子误差

TON SETTING	TYPICAL K-FACTOR (μs)	K-FACTOR ERROR (%)	MINIMUM V_{IN} AT $V_{OUT} = 2.5V$ ($h = 1.5$; SEE THE DROPOUT PERFORMANCE (BUCK) SECTION)
200 (TON = AV _{DD})	5.0	±10	3.15
300 (TON = open)	3.3	±10	3.47
450 (TON = REF)	2.2	±12.5	4.13
600 (TON = GND)	1.7	±12.5	5.61

用于台式机、笔记本和图形卡的集成DDR电源方案

直流输出精度与误差比较器的门限有关。当电感工作于连续模式时，MAX8632的调节点位于输出纹波的谷值，因此实际的直流输出电压要比触发电平高，差值是输出纹波电压的50%。在非连续模式下 ($\overline{SKIP} = \text{GND}$ 且 $I_{\text{LOAD}} < I_{\text{LOAD}(\overline{SKIP})}$)，由于存在斜率补偿，输出电压的直流调节点比误差比较器门限大约高出1.5%。

强制PWM模式 ($\overline{SKIP} = AV_{\text{DD}}$)

在低噪声强制PWM模式下 ($\overline{SKIP} = AV_{\text{DD}}$)，控制低边开关导通时间的过零比较器被禁止。这就迫使低边栅极驱动波形始终与高边栅极驱动波形互补，致使电感电流在轻载时发生反转，并保持DH占空比为 $V_{\text{OUT}} / V_{\text{IN}}$ 。强制PWM模式的优点是保持开关频率相对恒定。然而其代价为：由于外部MOSFET栅极电荷和开关频率的关系，空载时的 V_{DD} 偏置电流保持在2mA至20mA之间。强制PWM模式对减少音频噪声、改善负载瞬态响应以及为动态输出电压调节提供电流吸收能力非常有用。

限流Buck调节器 (ILIM)

谷电流限制

MAX8632中buck调节器的限流电路采用独特的“谷”电流检测方案进行电流限制。它利用整流MOSFET (图8典型应用电路中的Q2) 的导通电阻作为检流元件，通过LX和PGND1两端的压降来检测电流。如果检流信号幅度大于谷电流限制门限，则PWM控制器不能启动一个新周期 (图4)。采用谷电流控制方式，实际的峰值电流要比谷电流门限大出一个电感纹波电流的量。因此，精确的限流特性和最大负载能力与检流电阻、电感值及输入电压有关。当与欠压保护电路一起使用时，这种限流方式几乎在所有环境下都有效。

在强制PWM模式下，MAX8632还能够限制负向电流，以防当buck调节器输出在吸收电流时出现过量的反向电感电流。负向限流门限大约设置在正向限流门限的120%，

并在调节 V_{ILIM} 时跟踪正向限流。限流门限可通过接在ILIM引脚的外部电阻分压器调节。建议分压器电流设定在 $2\mu\text{A}$ 至 $20\mu\text{A}$ 之间，以确保足够的精度及抗干扰能力。

限流门限的调节范围为25mV至200mV。在可调模式下，限流门限电压 (由PGND1至LX) 准确地等于ILIM电压的1/10。当ILIM与 AV_{DD} 连接时，限流门限默认为50mV。切换至50mV默认值的逻辑门限约为 $AV_{\text{DD}} - 1\text{V}$ 。

请仔细遵照PC板布局准则，确保噪声和DC误差不会影响LX与GND之间的差分检流信号。

POR、UVLO和软启动

当 AV_{DD} 升至约2V以上时，内部上电复位 (POR) 过程被启动，复位故障锁存器和软启动计数器，启动基准电路，并为buck调节器的工作做好准备。但在 AV_{DD} 上升到4.25V (典型值) 之前， AV_{DD} 欠压锁定 (UVLO) 电路禁止开关动作。




图2. 跳脉冲/非连续切换点

用于台式机、笔记本和图形卡的集成DDR电源方案

MAX8632




图3. 可调限流门限




图4. 谷电流限制门限

控制器通过以下两种方式来禁止开关动作：当OVP及关断放电功能被禁止 (OVP/UVF = REF或GND) 时，拉低DH并保持DL为低；当OVP及关断放电功能开启 (OVP/UVF =

AV_{DD}或开路) 时，强制DL为高。OVP/UVF及关断设置的详细描述参见表3真值表。当AV_{DD}高于4.25V时，控制器激活buck调节器，启动内部软启动。

Buck调节器的内部软启动电路在启动过程中逐步提升限流电平，以降低输入浪涌电流。MAX8632将软启动过程分为五个阶段。第一阶段，控制器限制门限仅为全电流门限的20%。如果在425μs内输出没有达到稳定，则软启动进入第二阶段，限流点再上升20%。重复上述过程，直到1.7ms后达到最大限流点或输出达到规定稳压值，以先达者为准。增加一个与ILIM引脚外部电阻并联的电容，可实现连续调节的模拟软启动。

在SS引脚和地之间连接一个电容可实现LDO部分的软启动。当VTT关断、器件处于待机模式或LDO热关断期间，SS电容放电。当VTT导通、过热状态解除时，内部电路以4μA (典型值) 电流开始对SS电容充电。这样一来，SS引脚上形成的斜坡电压使VTT输出的限流比较器门限线性升高，直到到达满电流限，此时SS接近于1.6V。在启动期间降低限流点可以限制启动时的浪涌电流峰值，尤其是在驱动电容时。选择适当的SS电容值设置软启动时间窗口。SS悬空时关闭软启动功能。

用于台式机、笔记本和图形卡的集成DDR电源方案

电源好 (POK1)

POK1是窗口比较器的开漏输出，用来持续监视 V_{OUT} 。当 \overline{SHDN} 为低或buck调节器软启动期间，POK1被主动拉低。数字软启动结束后，只要输出电压进入由FB设定的稳压值的 $\pm 10\%$ 范围内，POK1即变为高阻态。如果 V_{OUT} 低于或高于稳压值的10%以上，MAX8632将拉低POK1。任何故障状态都会强制拉低POK1，直到通过触发 \overline{SHDN} 或将 AV_{DD} 电源降至1V以下清除故障锁存器为止。要获得逻辑电平的输出信号，POK1与 AV_{DD} 之间应外接一个上拉电阻。100k Ω 的上拉电阻适合大多数应用。注意：POK1窗口检测器完全独立于过/欠压故障检测器以及VTTS、VTTR的状态。

\overline{SHDN} 和输出放电

\overline{SHDN} 输入用于buck调节器控制，使其进入低功耗模式（参见 *Electrical Characteristics* 表）。 \overline{SHDN} 也被用于复位故障锁存器，诸如过压或欠压所引起的故障锁存。

当输出放电被使能 ($OVP/UVP = AV_{DD}$ 或开路)，且 \overline{SHDN} 被拉低，或UVP使能 ($OVP/UVP = AV_{DD}$)、 V_{OUT} 降至其稳压值的70%以下，MAX8632通过内部连接至地的10 Ω 开关对buck调节器输出放电（通过OUT输入）。当输出正在放电时，DL强制为低并关闭PWM控制器，但基准仍保持有效以提供精确的门限。一旦输出电压低于0.1V，MAX8632关断基准，DL保持为低电平。

当输出放电被禁止时 ($OVP/UVP = REF$ 或GND)，控制器不主动对buck输出放电，DL驱动器保持为低电平。在此种情况下，buck输出的放电速率取决于负载电流和输出电容。Buck调节器在启动时检测并锁定由OVP/UVP引脚所设定的放电模式。

当OUT正在放电时，VTT输出和VTTR输出都保持有效，并继续跟踪REFIN，直到OUT降至0.1V。

\overline{STBY}

\overline{STBY} 是低有效输入，用来单独关断VTT输出。 \overline{STBY} 为低时VTT输出为高阻。

电源好 (POK2)

POK2是窗口比较器的开漏输出，可连续监视VTTS输入和VTTR输出。当REFIN低于0.8V时，POK2被拉低。只要输出电压稳定于REFIN设置的稳压值的 $\pm 10\%$ 以内，POK2即变为高阻态。如果 V_{VTTS} 或 V_{VTTR} 低于或高于规定稳压值的10%，MAX8632拉低POK2。要获得逻辑电平输出，POK2和 AV_{DD} 之间应连接一个外部上拉电阻。100k Ω 的上拉电阻适合大多数应用。

电流限制 (VTT LDO和VTTR缓冲器)

VTT输出由一个线性稳压器提供，可将输入电压 (V_{TTI}) 调节至 V_{REFIN} 电压的一半。VTT反馈来自于VTTS输入（图1）。VTT可以吸入和源出至少1.5A的连续电流和3A的峰值电流。VTT和VTTR的限流典型值分别为 $\pm 5A$ 和 $\pm 32mA$ 。当任意一路输出到达限流点时，输出将从稳压变为稳流。

故障保护

MAX8632的buck控制器具有过压/欠压故障保护功能。通过OVP/UVP引脚的连接方式可以使能/禁止故障保护功能，如表3所示。一旦使能，控制器就连续监视输出端的欠压和过压故障。

表2. 关断和待机控制逻辑

\overline{SHDN}	\overline{STBY}	BUCK OUTPUT (V_{DDQ})	VTT	VTTR
AV_{DD}^*	AV_{DD}^*	ON	ON	ON
AV_{DD}^{**}	GND ^{**}	ON	OFF (high impedance)	ON
GND ^{***}	X	OFF	OFF (tracking 0.5 REFIN)	OFF (tracking 0.5 REFIN)

* 对于DDR应用，这对应于S0态，此时所有输出均开通。

** 对于DDR应用，这对应于S3态，此时 V_{DDQ} 和VTTR开通，VTT关闭（高阻）。

*** 对于DDR应用，这对应于S4/S5态，此时所有输出关闭。必须选择放电模式 ($OVP/UVP = AV_{DD}$ 或开路，参见表3) 来对输出放电。

用于台式机、笔记本和图形卡的集成DDR电源方案

过压保护 (OVP)

如果输出电压高出规定稳压值116%且OVP功能被使能(OVP/UVP = AV_{DD}或开路),则OVP电路触发故障锁存器,关断PWM控制器,并立即拉低DH,而强制DL为高。这样就使同步整流MOSFET(图8典型应用电路中的Q2)以100%占空比导通,使输出电容快速放电并将输出箝位至地。一旦输出电压达到0.1V,DL切断,防止输出产生负压。触发 $\overline{\text{SHDN}}$ 或使AV_{DD}降至1V以下可清除故障锁存器,并重新启动控制器。当OVP/UVP连接至REF或GND时,OVP功能被禁止(参见表3)。OVP仅用于buck输出。VTT和VTTR输出不具有过压保护功能。

欠压保护 (UVP)

当输出电压降至稳压值的70%以下并且UVP使能时,控制器触发故障锁存器并启动放电模式(参见 $\overline{\text{SHDN}}$ 和输出放电部分)。当输出电压跌落到0.1V时,同步整流器(典型应用电路中的Q2)导通,将buck输出箝位至GND。在软启动之后或在 $\overline{\text{SHDN}}$ 上升沿之后的至少10ms(最小值)内UVP被忽略。触发 $\overline{\text{SHDN}}$ 或使AV_{DD}降至1V以下,可清除故障锁存器并重新启动控制器。当OVP/UVP开路或连接至GND时UVP被禁止(参见表3)。UVP仅用于buck输出。VTT输出和VTTR输出不具有欠压保护功能。

热故障保护

MAX8632含有两个热故障保护电路。一个用于监视该IC的buck调节器,一个则用于监视线性稳压器(VTT)和基准缓冲器(VTTR)。当MAX8632的buck调节器部分的结温超过+160°C时,温度传感器触发故障锁存器,拉低POK1,并以放电模式关断buck控制器输出(无论OVP/UVP设置情况如何)。当结温下降15°C以后,触发 $\overline{\text{SHDN}}$ 或使AV_{DD}降至1V以下可重启控制器。如果MAX8632的VTT和VTTR稳压器部分的管芯温度超过+160°C,那么VTT和VTTR关断,变为高阻态,待IC管芯温度下降15°C后重新启动。两个热故障保护电路是相互独立的。例如,如果VTT输出因过载而触发热故障保护时,buck调节器仍继续工作。

设计步骤

在选择开关频率和电感工作点(纹波电流比或LIR)之前,首先要落实buck调节器的输入电压范围(V_{IN})和最大负载电流(I_{LOAD})。首要的设计平衡在于选择一个合适的开关频率和电感工作点。以下四个方面决定了余下的设计:

- 输入电压范围。最大值(V_{IN(MAX)})必须考虑最坏情况下的电压。最小值(V_{IN(MIN)})必须考虑连接器、保险丝上的压降。如果可能,选择较低的输入电压将获得较高的效率。

表3. OVP/UVP故障保护

OVP/UVP	DISCHARGE	UVP PROTECTION	OVP PROTECTION
AV _{DD}	Yes. Output is discharged through an internal 10Ω resistance.	Enabled	Enabled
OPEN	Yes. Output is discharged through an internal 10Ω resistance.	Disabled	Enabled
REF	No. DL forced low when $\overline{\text{SHDN}}$ is low.	Enabled	Disabled
GND	No. DL forced low when $\overline{\text{SHDN}}$ is low.	Disabled	Disabled

用于台式机、笔记本和图形卡的集成DDR电源方案

- 最大负载电流。需要考虑两个值。峰值负载电流 (I_{PEAK}) 决定了瞬时元件应力和滤波要求, 从而影响输出电容选择、电感饱和点以及限流电路设计。连续负载电流 (I_{LOAD}) 决定了热应力的大小, 制约着输入电容、MOSFET 和其他关键发热元件的选择。
- 开关频率。开关频率的选择应折衷考虑器件尺寸与效率。由于MOSFET开关损耗与频率和 V_{IN}^2 成正比, 因此最佳频率在很大程度上取决于最大输入电压。最佳频率也因时而异, 随着MOSFET制造技术的飞速发展, 越来越高的工作频率已成为现实。
- 电感工作点。这项选择决定了尺寸与效率、瞬态响应与输出纹波之间的平衡点。电感值较低时, 瞬态响应较好, 物理尺寸也较小, 但由于纹波电流增大, 因此效率较低, 输出纹波也较大。实用的最小电感值应使电路工作在临界传导状态 (负载最大时电感电流在每个周期正好归零)。电感值低于该最小值将无益于进一步减小尺寸。最佳工作点通常具有20%至50%的纹波电流。在跳脉冲模式下 (**SKIP**为低电平, 轻载), 电感值也决定着PFM/PWM切换时负载电流的大小。

设置输出电压 (Buck)

预置输出电压

MAX8632的双工作模式在选择常用电压时无需外接元件 (图5)。FB接GND可获得2.5V固定输出, FB接 A_{VDD} 为1.8V固定输出, FB直接与OUT连接可实现0.7V固定输出。

用FB引脚的电阻分压器来设置 Buck 调节器输出 (V_{OUT})

采用电阻分压器可调节buck调节器输出电压, 调节范围为0.7V至5.5V (图6)。MAX8632将FB调整在一个稳定的基准电压 (0.7V), 可调输出电压为:

$$V_{OUT} = V_{FB} \left(1 + \frac{R_C}{R_D} \right) + \frac{V_{RIPPLE}}{2}$$

其中, V_{FB} 为0.7V, R_C 和 R_D 如图6所示, V_{RIPPLE} 为:

$$V_{RIPPLE} = LIR \times I_{LOAD(MAX)} \times RESR$$

设置VTT和VTTR电压 (LDO)

终端电源 (VTT) 可用两种方式设置。第一种方法, 直接将VTT输出连接至VTTS输入, 强制VTT调节至 $V_{REFIN} / 2$ 。第二种方法, 在VTT和VTTS之间连接电阻分压器, 强制将VTT调节至高于 $V_{REFIN} / 2$ 。VTT的最大值等于 $V_{VTTI} - V_{DROPOUT}$, 其中, $T_A = +85^\circ\text{C}$ 时 $V_{DROPOUT} = I_{VTT} \times 0.3\Omega$ (最大值)。

终端参考电压 (VTTR) 跟随 $0.5V_{REFIN}$ 。

电感选择 (Buck)

开关频率和电感工作点决定了电感值:

$$L = \frac{V_{OUT} (V_{IN} - V_{OUT})}{V_{IN} \times f_{SW} \times I_{LOAD(MAX)} \times LIR}$$

例如: $I_{LOAD(MAX)} = 12\text{A}$, $V_{IN} = 12\text{V}$, $V_{OUT} = 2.5\text{V}$, $f_{SW} = 600\text{kHz}$ 、纹波电流为30%或 $LIR = 0.3$ 时, 有:

$$L = \frac{2.5\text{V} (12\text{V} - 2.5\text{V})}{12\text{V} \times 600\text{kHz} \times 12\text{A} \times 0.3} \approx 1\mu\text{H}$$




图5. 双模反馈解码器

用于台式机、笔记本和图形卡的集成DDR电源方案




图6. 采用电阻分压器设置 V_{OUT}

在满足尺寸要求的前题下，应选择直流电阻尽量低的低损耗电感。铁氧体磁芯的电感通常是最佳选择，不过铁粉芯更为廉价且能在200kHz频率下很好地工作。磁芯应该足够大，以确保不在电感电流峰值(I_{PEAK})下饱和：

$$I_{PEAK} = I_{LOAD(MAX)} \left(1 + \frac{LIR}{2} \right)$$

大多数电感制造商提供标准电感值，如：1.0 μ H、1.5 μ H、2.2 μ H、3.3 μ H等。但如果能在整个输入电压范围内使LIR取得较好的折衷，也可以采用非标准电感。如果使用变感电感器（其空载电感值随电流的增大线性减小），在估计LIR时应用适当的比例因子来修正电感值。

输入电容选择 (Buck)

输入电容必须满足开关电流造成的纹波电流(I_{RMS})要求：

$$I_{RMS} = I_{LOAD} \frac{\sqrt{V_{OUT}(V_{IN} - V_{OUT})}}{V_{IN}}$$

$V_{IN} = 2 \times V_{OUT}$ 时， I_{RMS} 具有最大值 $I_{LOAD} / 2$ 。对于大多数应用而言，首选非钽电容（陶瓷、铝电解、POS或

OSCON等），因为它们能有效地抑制上电时的浪涌电流，这种浪涌电流常见于输入端采用机械开关或连接器的系统中。如果将MAX8632用作两级电源转换系统的第二级，则可采用钽输入电容。无论是哪种结构，为了得到最佳的可靠性和使用寿命，应选择在中RMS输入电流作用下温升低于10 $^{\circ}$ C的电容。

输出电容选择 (Buck)

输出滤波电容的等效串联电阻(R_{ESR})一方面应足够低，以满足输出纹波及负载瞬态响应要求，另一方面也不能太低，否则会影响稳定性。

在CPU核电压转换器和其他输出存在剧烈的负载瞬变的应用中，输出电容的尺寸取决于需要多大的 R_{ESR} ，才能防止输出在负载陡增时不至于下跌得太多。不考虑因有限的电容而引起的电压跌落：

$$R_{ESR} \leq \frac{V_{STEP}}{\Delta I_{LOAD(MAX)}}$$

在没有很大幅度且快速瞬变的负载的应用中，输出电容的尺寸取决于需要多大的 R_{ESR} 来保证输出电压纹波在可接受的水平。降压控制器的输出纹波电压近似等于总的电感纹波电流与输出电容 R_{ESR} 的乘积。因此，满足纹波指标要求的最大 R_{ESR} 为：

$$R_{ESR} \leq \frac{V_{RIPPLE}}{I_{LOAD(MAX)} \times LIR}$$

实际所需电容值与满足低ESR要求所需的物理尺寸有关，还与电容器的工艺技术有关。因此，通常在选择电容器时，首先考虑的是其ESR和额定电压，而不是电容值大小（该原则适用于钽、OSCON、聚合物和其他类型的电解电容）。

当使用陶瓷电容这样的低容值滤波电容时，其尺寸通常取决于所需的容值，该容值必须保证负载瞬变期间的 V_{SAG} 和 V_{SOAR} 在容许范围以内。通常来讲，只要电容量大到足以满足过冲要求，上升负载引起的下冲也不会有问题（参见瞬态响应(Buck)部分中的 V_{SAG} 和 V_{SOAR} 公式）。然而，这种低容量滤波电容通常具有较高的ESR零点，可能会影响整体的稳定性（参见稳定性要求部分）。

用于台式机、笔记本和图形卡的集成DDR电源方案

稳定性要求

对于Quick-PWM控制器，系统稳定性取决于ESR零点相对于开关频率的位置。稳定临界点由下式给出：

$$f_{\text{ESR}} \leq \frac{f_{\text{SW}}}{\pi}$$

其中：

$$f_{\text{ESR}} = \frac{1}{2\pi \times R_{\text{ESR}} \times C_{\text{OUT}}}$$

如果 C_{OUT} 由多个等值电容组成，如图8典型应用电路所示， f_{ESR} 与单个电容的 f_{ESR} 相等。

对于频率为600kHz的典型应用，ESR零点频率必须远远低于190kHz，最好低于100kHz。两个150 $\mu\text{F}/4\text{V}$ Sanyo POS电容的 R_{ESR} 为12m Ω （最大值）。这会在频率42kHz处产生一个零点，远在临界稳定条件之内。

不要不加考虑地在反馈取样点直接并接大容量陶瓷电容，以确保稳定性。大容量陶瓷电容具有较高的ESR零点，会使电路处于不稳定工作状态。不过，只需将电容放置在反馈取样点下游几英寸处，就很容易获得足够的串联电阻，反馈取样点应尽可能靠近电感。

不稳定工作状态以两种相关的、但截然不同的方式表现出来：双脉冲和快反馈环不稳定。之所以出现双脉冲，是由于输出端存在噪声，或者是因为ESR太低，以至于输出电压中没有足够的电压斜坡。这将“欺骗”误差比较器，使其在400ns的最小关断周期结束之后迅速进入一个新的周期。

双脉冲除了增加输出纹波外并无其它坏处。不过，它可能预示着由于ESR太小而导致环路工作不稳定。环路不稳定时，在发生电源或负载阶跃后会导致输出振荡。这种振荡通常是衰减的，但会使输出电压高出或低于容限。检查稳定性最简单的方法是让负载从零迅速变为最大，同时仔细观察输出电压纹波的包络，看是否出现过冲和振荡。同时用一个AC电流探头也可观察电感电流。在阶跃瞬态响应的初始上/下冲之后，不应有超过一个周期的振荡。

VTT输出电容选择 (LDO)

VTT稳定输出需要用最小20 μF 的电容值。该电容值将调节器的单位增益带宽频率限制在大约1.8MHz（典型值），以便有足够的相位余量确保稳定。为了确保该电容器在调节器带宽范围内表现为容性，选用低ESR和ESL的陶瓷电容非常重要。

由于增益带宽也受输出FET跨导的影响，跨导随负载电流的增加而增加。因此如果负载电流大于1.5A，则输出电容可能需要大于20 μF ，但如果最大负载电流小于1.5A，则输出电容可以小于20 μF 。作为参考，下面给出可以选用的最小电容和最大ESR的计算公式：

$$C_{\text{OUT_MIN}} = 20\mu\text{F} \times \sqrt{\frac{I_{\text{LOAD}}}{1.5\text{A}}}$$

$$R_{\text{ESR_MAX}} = 5\text{m}\Omega \times \sqrt{\frac{1.5\text{A}}{I_{\text{LOAD}}}}$$

其中， R_{ESR} 是单位增益带宽频率下所测量的值，该频率近似值由下式给出：

$$f_{\text{GBW}} = \frac{36}{C_{\text{OUT}}} \times \sqrt{\frac{I_{\text{LOAD}}}{1.5\text{A}}}$$

当这些稳定条件都满足后，还可另外增加一些电容（包括电解电容和钽电容）与陶瓷电容并联来进一步抑制噪声或输出端的电压纹波。

VTTR输出电容选择 (LDO)

VTTR缓冲器实际是缩小了的VTT调节器，具有小得多的输出跨导。因此其补偿电容可以更小，ESR可以更大。对于负载电流高达 $\pm 15\text{mA}$ 的典型应用，推荐采用最小电容值为1 μF 的陶瓷电容（ $R_{\text{ESR}} < 0.3\Omega$ ）。将该电容连接在VTTR与模拟地之间。

VTTI输入电容选择 (LDO)

VTT和VTTR的输出级均由同一个VTTI输入供电。它们的输出电压均以同一REFIN输入为基准。VTTI旁路电容是为了限制VTTI上的纹波/噪声，或限制负载瞬变期间的电

用于台式机、笔记本和图形卡的集成DDR电源方案

压跌落。VTTI通常连接至buck调节器的输出，其上已经连接了大容量电容。但是，还必须安装一个至少10 μ F的陶瓷电容器，而且要尽可能靠近VTTI引脚。该电容的大小随负载电流的增加而增加，如果VTTI引脚到电源的走线较长，并具有明显的阻抗的话，该电容器的值也要相应增大。此外，为了防止VTTI反射噪声被耦合到REFIN输入，并因此带来潜在的环路不稳定性，REFIN引脚最好从单独的低阻抗直流源上接出，而不要直接接至VTTI输入。如果不能避免的话，则要增加VTTI输入端的旁路电容，并在REFIN引脚上再增加额外的旁路电容。

MOSFET选择 (Buck)

MAX8632驱动外部的逻辑电平n沟道MOSFET作为开关元件。其关键参数如下：

导通电阻 ($R_{DS(ON)}$): 越低越好。

最大漏-源电压 (V_{DSS}): 应至少高于高边MOSFET漏极输入电源电压20%。

栅极电荷 (Q_G 、 Q_{GD} 、 Q_{GS}): 越低越好。

选择在 $V_{GS} = 4.5V$ 时具有额定 $R_{DS(ON)}$ 的MOSFET。为了在效率和成本之间取得较好的平衡，作为高边MOSFET，在额定输入电压和最大输出电流（如下所述）下，传导损耗应等于开关损耗。作为低边MOSFET，应确保其不会由于高边MOSFET导通所引起的 dV/dt 而误导通，因为这将导致直通电流而使效率降低。 Q_{GD}/Q_{GS} 比较低的MOSFET的 dV/dt 承受力较高。

作为一个合理的热管理设计，应在预期的最大工作结温、最大输出电流以及最坏情况下的输入电压下计算功率耗散。对于低边MOSFET而言，最坏情况为 $V_{IN(MAX)}$ ，对于高边MOSFET， $V_{IN(MIN)}$ 和 $V_{IN(MAX)}$ 都为最坏情况。由于工作方式的不同，高边MOSFET与低边MOSFET有不同的损耗成分。低边MOSFET工作在零电压开关状态，故其损耗主要来自：

- 沟道传导损耗 (P_{LSCC})
- 体二极管传导损耗 (P_{LSDC})
- 栅极驱动损耗 (P_{LSDR}):

$$P_{LSCC} = \left(1 - \frac{V_{OUT}}{V_{IN}}\right) \times I_{LOAD}^2 \times R_{DS(ON)}$$

利用 $T_{J(MAX)}$ 下的 $R_{DS(ON)}$ ：

$$P_{LSDC} = 2 I_{LOAD} \times V_F \times t_{DT} \times f_{SW}$$

其中， $I_{GATE}V_F$ 是体二极管的正向压降， t_{DT} 是死区时间（ $\approx 30ns$ ）， f_{SW} 是开关频率。由于是零电压开关，低边MOSFET的栅极驱动损耗主要来自于对输入电容 (C_{ISS}) 的充放电。该损耗分布在栅极驱动器的平均上拉和下拉电阻 R_{DL} ($\approx 1\Omega$)以及MOSFET的内部栅极电阻 (R_{GATE}) ($\approx 2\Omega$)上。驱动功耗由下式计算：

$$P_{LSDR} = C_{ISS} \times V_{GS}^2 \times f_{SW} \times \frac{R_{GATE}}{R_{GATE} + R_{DL}}$$

高边MOSFET作为占空比控制开关，其损耗主要来自：

- 沟道传导损耗 (P_{HSCC})
- VI交叠开关损耗 (P_{HSSW})
- 驱动损耗 (P_{HSDR})

(高边MOSFET没有体二极管传导损耗，因为该二极管从不导通)：

$$P_{HSCC} = \frac{V_{OUT}}{V_{IN}} \times I_{LOAD}^2 \times R_{DS(ON)}$$

利用 $T_{J(MAX)}$ 下的 $R_{DS(ON)}$ ：

$$P_{HSSW} = V_{IN} \times I_{LOAD} \times f_{SW} \times \frac{Q_{GS} + Q_{GD}}{I_{GATE}}$$

其中， I_{GATE} 是DH驱动器平均输出电流，可由下式计算：

$$I_{GATE(ON)} = \frac{2.5V}{R_{DH} + R_{GATE}}$$

其中， R_{DH} 是高边MOSFET驱动器的导通电阻（典型值为1 Ω ）， R_{GATE} 是MOSFET的内部栅极电阻（ $\approx 2\Omega$ ）。

$$P_{HSDR} = Q_G \times V_{GS} \times f_{SW} \times \frac{R_{GATE}}{R_{GATE} + R_{DH}}$$

用于台式机、笔记本和图形卡的集成DDR电源方案

其中, $V_{GS} = V_{DD} = 5V$ 。除以上损耗外, 还应考虑留出大约20%的余量, 因为还需考虑MOSFET输出电容所造成的损耗, 以及低边MOSFET体二极管反向恢复电荷在高边MOSFET上所造成的损耗, 这种损耗在MOSFET数据资料中没有明确规定。参照MOSFET数据资料中的热阻指标, 利用上面计算出的功耗, 可计算出保证器件工作在预期的最大结温范围内所需要的PC板面积。为了减小由开关噪声引起的EMI, 可在高边开关漏极与低边开关源极之间接一个0.1 μ F陶瓷电容, 或在DH和DL上串联电阻来减慢开关速度。增加串联电阻会增加MOSFET功耗, 因此需确定这是否会使得MOSFET过热。

MOSFET阻尼电路 (Buck)

高速开关转换会产生振铃, 这是因为开关节点上的寄生电感和电容形成了谐振回路。这种高频振铃发生在LX的上升及下降转换阶段, 会影响电路的性能并产生EMI。为衰减这种振铃, 可在每个开关的两端增加一个串联RC阻尼电路。以下是选择阻尼电路串联RC值的简单过程:

- 1) V_{LX} 至PGND1之间的信号, 并观察振铃频率 f_R 。
- 2) 找到一个可将振铃频率降低一半的电容 (接在LX和PGND1之间), 然后估算电路的寄生电容 (C_{PAR})。 C_{PAR} 约为上述电容的1/3。
- 3) 按下式来估算电路的寄生电感 (L_{PAR}):

$$L_{PAR} = \frac{1}{(2\pi \times f_R)^2 \times C_{PAR}}$$

- 4) 再按下式计算临界阻尼电阻 (R_{SNUB}): $R_{SNUB} = 2\pi \times f_R \times L_{PAR}$ 。可上下调整该电阻以获得期望的阻尼和峰值电压。
- 5) 电容 (C_{SNUB}) 应至少是 C_{PAR} 的2至4倍才有效。

阻尼电路的功耗 (P_{RSNUB}) 主要由电阻耗散, 其计算公式为:

$$P_{RSNUB} = C_{SNUB} \times V_{IN}^2 \times f_{SW}$$

其中, V_{IN} 是输入电压, f_{SW} 是开关频率。按照特定应用所要求的降额幅度, 根据算出的功耗来选取 R_{SNUB} 的功率指标。

限流设置 (Buck)

MAX8632利用低边MOSFET (图8典型应用电路中的Q2)的导通电阻 ($R_{DS(ON)}$) 来检测电流。计算限流时, 应采用MOSFET数据手册中最坏情况下的 $R_{DS(ON)}$ 最大值, 考虑到 $R_{DS(ON)}$ 会随温度的升高而增大, 还应增加一定的余量。通常来讲, 温度每升高1 $^{\circ}C$, 电阻增加0.5%。

最小限流门限必须足够大, 以便电流限位于容差范围的最小值时仍能支持最大负载电流。电感电流的谷值为 $I_{LOAD(MAX)}$ 减去一半的纹波电流。所以:

$$I_{LIM(VAL)} > I_{LOAD(MAX)} - \left(\frac{I_{LOAD(MAX)} \times LIR}{2} \right)$$

其中, $I_{LIM(VAL)}$ 等于谷电流限制门限电压除以Q2的导通电阻 ($R_{DS(ON)Q2}$)。当 I_{LIM} 连接到 AV_{DD} 时, 限流门限为缺省值50mV。可调模式下, 限流门限精确地等于 I_{LIM} 电压的1/10*。如欲对限流门限值进行调节, 可在REF和模拟地 (GND) 之间连接一个电阻分压器, 并将 I_{LIM} 连接到分压器的中心。250mV至2V的外部调节范围对应于25mV至200mV的谷值限流门限。调节限流时, 使用1%精度的电阻, 并将分压器电流设置为约10 μ A, 以防止给限流门限引入明显的误差。

折返式限流

作为另一种选择, 如果没有选择UVP锁定功能, 则可使用折返式限流。折返式限流可减小外部元件功耗, 因此能承受连续的过载和短路, 过载或短路故障解除后还能自动恢复。要实现折返式限流, 除用于设置可调限流的电阻分压网络 (R_4 与 R_5) 之外, 另外在 V_{OUT} 和 I_{LIM} 之间连接一电阻 (图7和图8典型应用电路中的 R_6), 如图7所示。

* 在负向, 可调限流典型值为 I_{LIM} 电压的-1/8。

用于台式机、笔记本和图形卡的集成DDR电源方案

R4、R5和R6的计算步骤如下：

1) 计算输出电压为规定值时ILIM上所需的电压 $V_{ILIM(NOM)}$

$$V_{ILIM(NOM)} = 10 \times I_{LOAD(MAX)} \times \left(1 - \frac{LIR}{2}\right) \times R_{DS(ON)Q2}$$

2) 在15%至40%之间选取一个折返百分比PFB；

3) 计算输出短路 (0V) 时的电压 $V_{ILIM(0V)}$ ；

$$V_{ILIM(0V)} = P_{FB} \times V_{ILIM(NOM)}$$

4) 计算R4：

$$R4 = \frac{2V - V_{ILIM(0V)}}{10\mu A}$$

5) R5与R6的并联电阻 (用R56表示)，计算如下：

$$R56 = \left(\frac{2V}{10\mu A}\right) - R4$$




图7. 折返式限流

6) R6计算如下：

$$R6 = \frac{V_{OUT} \times R4 \times R56}{\left[\left(V_{OUT} - (V_{ILIM(NOM)} - V_{ILIM(0V)}) \right) \times R4 - \left((V_{ILIM(NOM)} - V_{ILIM(0V)}) \times R56 \right) \right]}$$

7) 然后计算出R5：

$$R5 = \frac{R6 \times R56}{R6 - R56}$$

自举供电二极管与电容的选择 (Buck)

小电流肖特基二极管，如Central Semiconductor公司的CMD5H-3，可很好地适应大多数应用。不要使用大功率二极管，因为其较大的结电容会使BST至LX的电压升高，乃至超过极限值6V。自举电容应在0.1 μ F至4.7 μ F之间选取，取决于输入和输出电压、外部元件以及PC板布局。自举电容量应尽可能大，以免被充至过高电压，但也不能过大，以便能在低边MOSFET的最小导通时间内完全充电，低边MOSFET的最小导通时间发生在最大工作占空比时 (也就是输入电压最小时)。此外，还应确保自举电容不会因放电而使电压跌落到最低栅-源电压以下，从而无法充分打开高边MOSFET，提供足够低的导通电阻。这个最小栅-源电压 ($V_{GS(MIN)}$) 由下式决定：

$$V_{GS(MIN)} = V_{DD} \times \frac{Q_G}{C_{BOOST}}$$

其中， V_{DD} 为5V， Q_G 是高边MOSFET的总栅极电荷， C_{BOOST} 是自举电容值，即典型应用电路 (图8) 中的C7。

用于台式机、笔记本和图形卡的集成DDR电源方案

MAX8632




图8. 典型应用电路

瞬态响应 (Buck)

电感纹波电流会影响器件的瞬态响应，尤其是在 $V_{IN} - V_{OUT}$ 差值很小时。低值电感允许电感电流更快地摆动，补充输出滤波电容上因负载突增而被抽走的电荷。输出跌落量也与最大占空比有关，根据导通时间和最小关断时间计算如下：

$$V_{SAG} = \frac{L \times \Delta I_{LOAD(MAX)}^2 \left[\frac{V_{OUT} \times K}{V_{IN}} + t_{OFF(MIN)} \right]}{2C_{OUT} \times V_{OUT} \left[\frac{(V_{IN} - V_{OUT}) \times K}{V_{IN}} + t_{OFF(MIN)} \right]}$$

其中 $t_{OFF(MIN)}$ 是最小关断时间 (参见 *Electrical Characteristics*)，K 值从表 1 中选取。

用于台式机、笔记本和图形卡的集成DDR电源方案

当负载从满载到空载瞬变时，由电感的储能所引起的过冲可按下式计算：

$$V_{SOAR} = \frac{\Delta I_{LOAD(MAX)}^2 \times L}{2 \times C_{OUT} \times V_{OUT}}$$

应用信息

压差性能 (Buck)

连续传导工作模式下，输出电压可调范围受限于不可调的最小关断时间单稳态触发器。为了获得最佳的压差性能，可采用较慢 (200kHz) 的导通时间设置。工作于低输入电压时，极限占空比必须根据最坏情况下的导通时间和关断时间来进行计算。制造容差及内部传导延迟会给TON K因子引入误差。频率越高，误差越大 (参见表1)。注意：过于接近压差条件工作的buck调节器具有较差的瞬态响应，常常需要使用很大尺寸的输出电容 (参见设计步骤部分的V_{SAG}公式)。

当最小关断时间内电感电流的下降量 (ΔI_{DOWN}) 与开通时间内的上升量 (ΔI_{UP}) 持平时，即达到极限压差点。比值 $h = \Delta I_{UP} / \Delta I_{DOWN}$ 表示控制器拉高电感电流以响应增加负载的能力，它必须总是大于1。当h接近于1时——即最小压差点，电感电流不能在每个开关周期内增加同样多的量，V_{SAG}将大幅增加，除非使用更多的输出电容。

合理的最小h值为1.5，但也可以上下调整，以权衡V_{SAG}、输出电容和最小工作电压之间的关系。对于给定h值，应根据以下公式来计算最小工作电压：

$$V_{IN(MIN)} = \left[\frac{V_{OUT} + V_{DROP1}}{1 - \left(\frac{h \times t_{OFF(MIN)}}{K} \right)} \right] + V_{DROP2} - V_{DROP1}$$

其中V_{DROP1}和V_{DROP2}都是放电与充电通道上的寄生压降 (参见导通时间单稳态 (TON) 部分)，t_{OFF(MIN)}参见 *Electrical Characteristics*，K从表1中选取。计算绝对最小输入电压时取h = 1。

如果计算出的V_{IN(MIN)}高于所需的最低输入电压，则必须降低工作频率或增加输出电容以获得满足要求的V_{SAG}。如果可以预见到会在压差临界处工作，则要计算V_{SAG}，确认是否具有足够快的瞬态响应。

下面给出一个低压差设计实例：

$$V_{OUT} = 2.5V$$

$$f_{SW} = 600kHz$$

$$K = 1.7\mu s$$

$$t_{OFF(MIN)} = 450ns$$

$$V_{DROP1} = V_{DROP2} = 100mV$$

$$h = 1.5$$

$$V_{IN(MIN)} = \left[\frac{2.5V + 0.1V}{1 - \left(\frac{1.5 \times 450ns}{1.7\mu s} \right)} \right] + 0.1V - 0.1V = 4.3V$$

电压定位 (Buck)

在发生快速负载瞬变时，输出电压会瞬时变化R_{ESR} × C_{OUT} × ΔI_{LOAD} 。在这类应用中，电压定位可以减少输出电容的数量，并最大限度利用输出电压的AC和DC容差窗口，更容易满足低容差系统的要求。

图9所示为电压定位电路中OUT与FB的连接。在非电压定位电路中，MAX8632调节的是输出电容上的电压。在电压定位电路中，MAX8632则在电压定位电阻与电感连接的一侧进行调节。V_{OUT}被降低至：

$$V_{OUT(VPS)} = V_{OUT(NO_LOAD)} - R_{POS} \times I_{LOAD}$$

PC板布局指南

合理的PCB布局对实现低开关损耗和低噪、稳定的工作非常重要。在布设开关功率级电路时更需要特别注意。如果有可能的话，应将所有功率元件安装在电路板的顶层，并使它们的接地端彼此靠近。良好的PCB布局应遵守以下准则：

- 大电流通路应尽可能短，特别是接地端。这对于实现稳定、无抖动工作非常重要。
- 电源线和负载连线应尽可能短。这对于提高效率来说至关重要。采用厚覆铜PC板 (2oz对比1oz) 可使满载效

用于台式机、笔记本和图形卡的 集成DDR电源方案

MAX8632




图9. 电压定位输出

率提高1%甚至更多。正确地布设PCB走线是一项比较困难的任务，它要求密集程度在几分之一厘米内，毫欧级的布线电阻就会造成可观的效率损失。

- 用于电流检测、从LX和PGND1到低边MOSFET的连接必须采用开尔文感应连接方式。
- 必须延长走线长度时，宁可使电感充电回路延长，而不要延长放电回路。例如，宁可增加输入电容到高边MOSFET的距离，也不要增加电感和低边MOSFET，或电感和输出滤波电容之间的距离。
- 高速开关节点 (BST、LX、DH和DL) 应远离敏感的模拟区域 (REF、FB和ILIM)。
- 输入陶瓷电容应尽可能靠近高边MOSFET的漏极和低边MOSFET的源极。在输入电容端子与MOSFET之间的阻抗要尽可能小。


LDO部分的特殊布局考虑

VTT端的电容应尽可能靠近VTT与PGND2 (引脚12和引脚11)，最大程度地减小走线的串联电阻/电感。电容器连接PGND2的一侧必须采用低阻抗连线短接至IC底部的裸露焊盘。裸露焊盘必须采用星形连接方式连接至GND (引脚24)和PGND2 (引脚11)。将PGND1 (引脚23)在低边MOSFET的源极处单独连接至附近的PGND平面。不要将该引脚直接连接至裸露焊盘，因为这样会给干净的模拟GND注入不希望的开关噪声。而是应该将PGND1和PGND2通过大面积PGND连接。使用较细的引线将电容的VTT侧的输出电压接回VTTS (引脚9)。为获得最佳性能，VTTI的旁路电容应尽可能靠近VTTI (引脚13)放置。应使用干净的走线单独连接REFIN (引脚14)，并提供足够的旁路至GND。请参考MAX8632评估板数据手册中给出的PC板布局。

用于台式机、笔记本和图形卡的 集成DDR电源方案

典型工作电路

MAX8632



芯片信息


TRANSISTOR COUNT: 5100

PROCESS: BiCMOS

用于台式机、笔记本和图形卡的 集成DDR电源方案

封装信息

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外型信息，请查询 www.maxim-ic.com.cn/packages.)



QFN THINLEPS

用于台式机、笔记本和图形卡的 集成DDR电源方案

封装信息 (续)

(本数据资料提供的封装图可能不是最近的规格, 如需最近的封装外型信息, 请查询 www.maxim-ic.com.cn/packages.)

MAX8632

COMMON DIMENSIONS															
PKG.	16L 5x5			20L 5x5			28L 5x5			32L 5x5			40L 5x5		
SYMBOL	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
A	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80
A1	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05
A3	0.20 REF.			0.20 REF.			0.20 REF.			0.20 REF.			0.20 REF.		
b	0.25	0.30	0.35	0.25	0.30	0.35	0.20	0.25	0.30	0.20	0.25	0.30	0.15	0.20	0.25
D	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10
E	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10
e	0.80 BSC.			0.65 BSC.			0.50 BSC.			0.50 BSC.			0.40 BSC.		
k	0.25	-	-	0.25	-	-	0.25	-	-	0.25	-	-	0.25	0.35	0.45
L	0.30	0.40	0.50	0.45	0.55	0.65	0.45	0.55	0.65	0.30	0.40	0.50	0.40	0.50	0.60
L1	-	-	-	-	-	-	-	-	-	-	-	-	0.30	0.40	0.50
N	16			20			28			32			40		
ND	4			5			7			8			10		
NE	4			5			7			8			10		
JEDEC	WHHB			WHHC			WHHD-1			WHHD-2			----		

EXPOSED PAD VARIATIONS									
PKG. CODES	D2			E2			L	DOWN BONDS ALLOWED	
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.			±0.15
T1655-1	3.00	3.10	3.20	3.00	3.10	3.20	**	NO	
T1655-2	3.00	3.10	3.20	3.00	3.10	3.20	**	YES	
T1655N-1	3.00	3.10	3.20	3.00	3.10	3.20	**	NO	
T2055-2	3.00	3.10	3.20	3.00	3.10	3.20	**	NO	
T2055-3	3.00	3.10	3.20	3.00	3.10	3.20	**	YES	
T2055-4	3.00	3.10	3.20	3.00	3.10	3.20	**	NO	
T2055-5	3.15	3.25	3.35	3.15	3.25	3.35	0.40	YES	
T2855-1	3.15	3.25	3.35	3.15	3.25	3.35	**	NO	
T2855-2	2.60	2.70	2.80	2.60	2.70	2.80	**	NO	
T2855-3	3.15	3.25	3.35	3.15	3.25	3.35	**	YES	
T2855-4	2.60	2.70	2.80	2.60	2.70	2.80	**	YES	
T2855-5	2.60	2.70	2.80	2.60	2.70	2.80	**	NO	
T2855-6	3.15	3.25	3.35	3.15	3.25	3.35	**	NO	
T2855-7	2.60	2.70	2.80	2.60	2.70	2.80	**	YES	
T2855-8	3.15	3.25	3.35	3.15	3.25	3.35	0.40	YES	
T2855N-1	3.15	3.25	3.35	3.15	3.25	3.35	**	NO	
T3255-2	3.00	3.10	3.20	3.00	3.10	3.20	**	NO	
T3255-3	3.00	3.10	3.20	3.00	3.10	3.20	**	YES	
T3255-4	3.00	3.10	3.20	3.00	3.10	3.20	**	NO	
T3255N-1	3.00	3.10	3.20	3.00	3.10	3.20	**	NO	
T4055-1	3.20	3.30	3.40	3.20	3.30	3.40	**	YES	

** SEE COMMON DIMENSIONS TABLE

NOTES:

- DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
- ALL DIMENSIONS ARE IN MILLIMETERS. ANGLES ARE IN DEGREES.
- N IS THE TOTAL NUMBER OF TERMINALS.
- THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JEDEC 95-1 SPP-012. DETAILS OF TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.
- DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.25 mm AND 0.30 mm FROM TERMINAL TIP.
- ND AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.
- DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.
- COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.
- DRAWING CONFORMS TO JEDEC MO220, EXCEPT EXPOSED PAD DIMENSION FOR T2855-1, T2855-3, AND T2855-6.
- WARPAGE SHALL NOT EXCEED 0.10 mm.
- MARKING IS FOR PACKAGE ORIENTATION REFERENCE ONLY.
- NUMBER OF LEADS SHOWN ARE FOR REFERENCE ONLY.
- LEAD CENTERLINES TO BE AT TRUE POSITION AS DEFINED BY BASIC DIMENSION "e", ±0.05.

-DRAWING NOT TO SCALE-

TITLE PACKAGE OUTLINE, 16, 20, 28, 32, 40L THIN QFN, 5x5x0.8mm	
APPROVAL	DOCUMENT CONTROL NO. 21-0140
REV. H	2/2

MAXIM北京办事处

北京 8328信箱 邮政编码 100083

免费电话: 800 810 0310

电话: 010-6211 5199

传真: 010-6211 5299

Maxim 不对 Maxim 产品以外的任何电路使用负责, 也不提供其专利许可。Maxim 保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 29