

可提供评估板



立体声音频 DAC 和 DirectDrive 耳机放大器

概述

MAX9850 是低功耗高性能的立体声音频 DAC，同时还集成了 DirectDrive™ 耳机放大器。MAX9850 专为便携式设备设计，能够满足产品对电路板空间和性能的要求，适用于蜂窝电话、MP3 和便携式 DVD 播放器。

MAX9850 使用 Maxim 的 DirectDrive 耳机专利技术，从单电源产生以地为参考的模拟音频输出，允许放大器输出直接驱动耳机，不需大容量隔直电容。大大节省了电路板空间，可提供更高的咔哒/噼噗声抑制，并改善低频(低音)响应。这种结构不需要耳机插孔上有 DC 电压偏置，因此可以使用传统的机壳接地设计。

MAX9850 灵活的时钟电路可以使用任何现有的、最高至 40MHz 的系统时钟，无需外部 PLL 和多个晶振。无论在主机还是从机模式下，DAC 都能支持 8kHz 至 48kHz 宽范围的采样率，这些特性使 MAX9850 成为最容易使用、最通用的音频 DAC。该器件还可以作为传统的同步 DAC 使用，工作在任意整倍率过采样下。

音频 DAC 通过灵活的 3 线接口接收输入数据，支持左对齐、右对齐或 I²S 兼容的音频数据。另外还提供了立体声线路输入，可用于混合模拟音频与数字音频，或直接驱动耳机输出。通过 2 线 I²C 兼容接口进行模式设置、耳机放大器音量控制、设置耳机和输出关断模式。

MAX9850 额定工作在 -40°C 至 +85°C 扩展级温度范围，采用小外形、28 引脚、薄型 QFN 封装(5mm x 5mm x 0.8mm)。

特性

- ◆ 1.8V 至 3.6V 单电源供电
- ◆ 1.8V 供电时可提供 30mW 立体声耳机输出功率
- ◆ DirectDrive 输出省去了隔直电容
- ◆ 1kHz 下具有 91dB PSRR
- ◆ 允许最高至 40MHz 的任意主时钟
- ◆ 灵活的 I²S 兼容数字音频接口
- ◆ I²C 耳机音量与静音控制
- ◆ 立体声线路输入与输出
- ◆ 无咔哒/噼噗声工作
- ◆ 2 线(I²C)兼容的控制接口
- ◆ 采用 28 引脚薄型 QFN 封装

定购信息


PART	TEMP RANGE	PIN-PACKAGE	PKG CODE
MAX9850ETI+	-40°C to +85°C	28 TQFN-EP**	T2855-6

**EP = 裸焊盘。

+ 表示无铅封装。

引脚配置在数据资料的最后给出。

功能框图



应用

MP3/便携多媒体播放器

蜂窝电话/智能电话

便携 DVD 播放器

MAX9850

立体声音频 DAC 和 DirectDrive 耳机放大器

MAX9850

ABSOLUTE MAXIMUM RATINGS

(Voltages with respect to AGND.)

DV _{DD} , AV _{DD} , PV _{DD}	-0.3V to +4V
AV _{DD} Referenced to PV _{DD}	-0.3V to +0.3V
SV _{SS} , PV _{SS}	-4V to +0.3V
SV _{SS} Referenced to PV _{SS}	-0.3V to +0.3V
DGND, PGND	-0.3V to +0.3V
BCLK, LRCLK, HPS, SDIN	-0.3V to (DV _{DD} + 0.3V)
GPIO, MCLK	-0.3V to +4V
REF, PREG	-0.3V to (AV _{DD} + 0.3V)
NREG	+0.3V to (SV _{SS} - 0.3V)
SDA, SCL, ADD	-0.3V to +4V
INL, INR	-2V to +2V
HPR, HPL	(SV _{SS} - 0.3V) to (AV _{DD} + 0.3V)

OUTL, OUTR(NREG - 0.3V) to (PREG + 0.3V)
C1N(PV _{SS} - 0.3V) to (PGND + 0.3V)
C1P(PGND - 0.3V) to (PV _{DD} + 0.3V)
Current Into/Out of Any Pin100mA
Duration of HPL, HPR, OUTL,	
OUTR Short Circuit to AGNDContinuous
Continuous Power Dissipation (TA = +70°C)	
28-Pin Thin QFN (derate 35.7mW/°C above +70°C)2857mW
Junction Temperature+150°C
Operating Temperature Range-40°C to +85°C
Storage Temperature Range-65°C to +150°C
Lead Temperature (soldering, 10s)+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(DV_{DD} = AV_{DD} = PV_{DD} = 3.0V, AGND = DGND = PGND = 0V, C₁ = 0.47μF, C₂ = 2.2μF, C_{NREG} = C_{PREG} = C_{REF} = 1μF to AGND, R_{LOAD_HP} = 32Ω to AGND, R_{LOAD_OUT} = 10kΩ to AGND, f_{LRCLK} = 48kHz, f_{MCLK} = 12.288MHz, volume set to -9.5dB, TA = T_{MIN} to T_{MAX}, unless otherwise noted. Typical specifications at TA = +25°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
Analog Supply Voltage	AV _{DD} , PV _{DD}	AV _{DD} = PV _{DD}		1.8	3.6		V
Digital Supply Voltage	DV _{DD}			1.8	3.6		V
Analog Supply Current	AI _{DD}	Full operation (Note 2), no headphone or line output load	AV _{DD} = 1.8V		5.5	7.7	mA
			AV _{DD} = 3.0V		5.9		
		Full operation (Note 2), headphones disabled	AV _{DD} = 1.8V		3.5	5.3	
			AV _{DD} = 3.0V		3.75		
Digital Supply Current	DI _{DD}	Full operation (Note 2), no line output load	DV _{DD} = 1.8V		2.1	2.9	mA
			DV _{DD} = 3.0V		3.8		
Analog Shutdown Current	AI _{SHDN}	I _{AVDD} + I _{PVDD} , AV _{DD} = PV _{DD} = 1.8V		1.5	10		μA
Digital Shutdown Current	DI _{SHDN}	Static digital interface, DV _{DD} = 1.8V		0.3	5		μA
Shutdown to Full Operation (Note 2)	t _{ON}				1.3		ms
Power-On to Full Operation (Note 2)	t _{PON}				1.4		ms
DAC PERFORMANCE/LINE OUTPUTS (Note 3)							
0dBFS Output Voltage	V _{OUT_FS}			1.85	1.95	2.05	V _{P-P}
Dynamic Range (Note 4)	DR	AV _{DD} = 3.0V			87.5		dB
		AV _{DD} = 1.8V		82	87.5		
Signal-to-Noise Ratio (Note 5)	SNR	Unweighted			88		dB
		A-weighted			91		
		AV _{DD} = 1.8V, unweighted			88		
		AV _{DD} = 1.8V, A-weighted			91		

立体声音频 DAC 和 DirectDrive 耳机放大器

MAX9850

ELECTRICAL CHARACTERISTICS (continued)

(DV_{DD} = AV_{DD} = PV_{DD} = 3.0V, AGND = DGND = PGND = 0V, C₁ = 0.47μF, C₂ = 2.2μF, C_{NREG} = C_{PREG} = C_{REF} = 1μF to AGND, R_{LOAD_HP} = 32Ω to AGND, R_{LOAD_OUT} = 10kΩ to AGND, f_{LRCLK} = 48kHz, f_{MCLK} = 12.288MHz, volume set to -9.5dB, TA = T_{MIN} to T_{MAX}, unless otherwise noted. Typical specifications at T_A = +25°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Total Harmonic Distortion Plus Noise	THD+N	f _{IN} = 984.375Hz	0dBFS	87		dB
			-60dBFS	27.5		
			AV _{DD} = 1.8V, 0dBFS	-81		
			AV _{DD} = 1.8V, -60dBFS	-27.5	-22	
Line Output Offset Voltage	V _{OS_LINE}		-15	0	+15	mV
Channel-to-Channel Gain Matching	ΔAV/AV	OUTL to OUTR, OUTR to OUTL		±0.04		dB
Power-Supply Rejection Ratio	PSRR	V _{RIPPLE} = 100mV _{P-P} , f _{IN} = 1kHz, applied to AV _{DD} and PV _{DD}		87		dB
		V _{RIPPLE} = 100mV _{P-P} , f _{IN} = 20kHz, applied to AV _{DD} and PV _{DD}		67		
Crosstalk	XTALK	f _{OUT} = 1kHz, V _{OUT} = 2V _{P-P} (OUTL to OUTR) or (OUTR to OUTL)		-105		dB
Sampling Frequency Range	f _S		8	48		kHz
MCLK Frequency	f _{MCLK}		8.448	40		MHz
DAC 8x INTERPOLATION FILTER						
Passband Frequency	PB	To -1dB corner	0	0.48 x f _S		kHz
Frequency Response	FR	10Hz to 20kHz	-0.1	+0.1		dB
Stopband Attenuation	SBA		58			dB
Stopband Frequency	SB	Attenuation greater than SBA	0.58 x f _S	7.42 x f _S		kHz
LINE INPUTS (INL, INR)						
Line Input Voltage	V _{IN_LINE}		-1	+1		V
IN_ to OUT_Gain	A _{V_LINE}		-1.05	-1	-0.95	V/V
Line Input Bias Voltage	V _{BIAS_LINE}		-15	0	+15	mV
INL and INR Input Resistance	R _{IN_LINE}		10	22		kΩ
INTERNAL REGULATORS (NREG, PREG)						
PREG Output Voltage	V _{PREG}			1.60		V
NREG Output Voltage	V _{NREG}			-1.15		V
REF Output Voltage	V _{REF}			1.23		V

MAX9850

立体声音频 DAC 和 DirectDrive 耳机放大器

ELECTRICAL CHARACTERISTICS (continued)

($DV_{DD} = AV_{DD} = PV_{DD} = 3.0V$, $AGND = DGND = PGND = 0V$, $C1 = 0.47\mu F$, $C2 = 2.2\mu F$, $C_{NREG} = C_{PREG} = C_{REF} = 1\mu F$ to AGND, $R_{LOAD_HP} = 32\Omega$ to AGND, $R_{LOAD_OUT} = 10k\Omega$ to AGND, $f_{LRCLK} = 48kHz$, $f_{MCLK} = 12.288MHz$, volume set to -9.5dB, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical specifications at $T_A = +25^\circ C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
HEADPHONE OUTPUTS (HPL, HPR)							
Output Power	OUT	THD+N = 1% $f_{IN} = 1kHz$, headphone volume = +6dB	$R_L = 16\Omega$ $AV_{DD} = 3.0V$	95			mW
			$R_L = 32\Omega$ $AV_{DD} = 3.0V$	40	65		
			$R_L = 16\Omega$ $AV_{DD} = 1.8V$		30		
			$R_L = 32\Omega$ $AV_{DD} = 1.8V$	15	25		
Full-Scale Headphone Amplifier Output Voltage	V _{OUT_FS}	Volume = +5dB, HP unloaded		1.16	1.23	1.30	V _{RMS}
Line In to HP Output Voltage Gain	A _{v_HP}	Volume = +3dB, HP unloaded		1.34	1.41	1.48	V/V
Total Harmonic Distortion Plus Noise	THD+N	$R_L = 32\Omega$, P _{OUT} = 60mW, $f_{IN} = 1kHz$		-94			dB
		$R_L = 16\Omega$, P _{OUT} = 60mW, $f_{IN} = 1kHz$		-90			
Signal-to-Noise Ratio (Note 6)	SNR	Unweighted		88			dB
		A-weighted		90			
		$AV_{DD} = 1.8V$, unweighted		88			
		$AV_{DD} = 1.8V$, A-weighted		91			
Power-Supply Rejection Ratio	PSRR	V _{ripple} = 100mV _{P-P} , frequency = 1kHz, applied to AV _{DD} and PV _{DD}		91			dB
		V _{ripple} = 100mV _{P-P} , frequency = 20kHz, applied to AV _{DD} and PV _{DD}		72			
Headphone Output Offset Voltage	V _{OS_HP}	Volume = -11.5dB	TA = +25°C	-15	+15		mV
			TA = T _{MIN} to T _{MAX}	-25	+25		
Slew Rate	SR			0.47			V/μs
Maximum Capacitive Load	C _L	No sustained oscillations		150			pF
Crosstalk	XTALK	$R_{HP} = 32\Omega$, P _{OUT} = 3.5mW, $f_{IN} = 1kHz$ (HPL to HPR) or (HPR to HPL)		-85			dB
Channel-to-Channel Gain Matching	ΔA _y /A _y			±0.05			dB
Internal Charge-Pump Oscillator Frequency	f _{CP}			550	667	775	kHz
Charge-Pump Operating Frequency Range		Charge-pump clock derived from MCLK		550		775	kHz
Volume Control Range				-73.5		+6.0	dB

立体声音频 DAC 和 DirectDrive 耳机放大器

ELECTRICAL CHARACTERISTICS (continued)

($DV_{DD} = AV_{DD} = PV_{DD} = 3.0V$, $AGND = DGND = PGND = 0V$, $C1 = 0.47\mu F$, $C2 = 2.2\mu F$, $C_{NREG} = C_{PREG} = C_{REF} = 1\mu F$ to AGND, $R_{LOAD_HP} = 32\Omega$ to AGND, $R_{LOAD_OUT} = 10k\Omega$ to AGND, $f_{LRCLK} = 48kHz$, $f_{MCLK} = 12.288MHz$, volume set to -9.5dB, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical specifications at $T_A = +25^\circ C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Mute Attenuation			100			dB
DIGITAL INPUTS (GPIO, SCL, SDA, BCLK, LRCLK, SDIN, ADD, MCLK)						
Input High Voltage	V_{IH}		$0.8 \times DV_{DD}$			V
Input Low Voltage	V_{IL}			$0.2 \times DV_{DD}$		V
Input Leakage Current	I_{IH}, I_{IL}	$V_{IH} = DV_{DD}, V_{IL} = DGND$	-10	+10		μA
Input Hysteresis				$0.09 \times DV_{DD}$		V
Input Capacitance	C_{IN}		10			pF
OPEN-DRAIN DIGITAL OUTPUTS (GPIO, SDA)						
Output-High Leakage Current	I_{OH}	$V_{OH} = DV_{DD}$ (Note 7)		1		μA
Output Low Voltage	V_{OL}	$I_{OL} = 3mA$	$DV_{DD} > 2V$	0.4		V
			$DV_{DD} < 2V$	0.2 $\times DV_{DD}$		
CMOS DIGITAL OUTPUTS (BCLK, LRCLK)						
Output High Voltage	V_{OH}	$I_{OH} = 1mA$	$DV_{DD} - 0.4$			V
Output Low Voltage	V_{OL}	$I_{OL} = 1mA$		0.4		V
HEADPHONE SENSE INPUT (HPS)						
Input High Voltage	V_{IH}		$0.7 \times DV_{DD}$			V
Input Low Voltage	V_{IL}			$0.25 \times DV_{DD}$		V
Input-High Leakage Current	I_{IH}	Full shutdown, $V_{IH} = DV_{DD}$		400		μA
		Normal operation, $V_{IH} = DV_{DD}$		1		
Input-Low Leakage Current	I_{IL}	Full shutdown, $V_{IL} = DGND$		1		μA
		Normal operation, $V_{IL} = DGND$		100		
Input Hysteresis				$0.05 \times DV_{DD}$		V

MAX9850

MAX9850

立体声音频 DAC 和 DirectDrive 耳机放大器

TIMING CHARACTERISTICS

(DVDD = AVDD = PVDD = 3.0V, AGND = DGND = PGND = 0V, C1 = 0.47 μ F, C2 = 2.2 μ F, CNREG = CPREG = CREF = 1 μ F to AGND, RLOAD_HP = 32 Ω to AGND, RLOAD_LINE = 10k Ω to AGND, fLRCLK = 48kHz, fMCLK = 12.288MHz, volume set to -9.5dB, TA = TMIN to TMAX, unless otherwise noted. Typical specifications at TA = +25°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
I²C TIMING						
Serial Clock Frequency	f _{SCL}		0	400		kHz
Bus Free Time Between STOP and START Conditions	t _{BUF}		1.3			μ s
Hold Time (Repeated) START Condition	t _{HD, STA}		0.6			μ s
SCL Pulse-Width Low	t _{LOW}		1.3			μ s
SCL Pulse-Width High	t _{HIGH}		0.6			μ s
Repeated START Condition Setup Time	t _{SU, STA}		0.6			μ s
Data Hold Time	t _{HD, DAT}		0	900		ns
Data Setup Time	t _{SU, DAT}		100			ns
Bus Capacitance	C _B			400		pF
SDA and SCL Receiving Rise Time (Note 8)	t _R		20 + 0.1C _B	300		ns
SDA and SCL Receiving Fall Time (Note 8)	t _F		20 + 0.1C _B	300		ns
SDA Transmitting Fall Time (Note 8)	t _F	DV _{DD} = 1.8V, TA = +25°C	20 + 0.1C _B	250		ns
		DV _{DD} = 3.6V, TA = +25°C	20 + 0.05C _B	250		
Setup Time for STOP Condition	t _{SU, STO}		0.6			μ s
Pulse Width of Suppressed Spike	t _{SP}		0	50		ns
DIGITAL AUDIO TIMING						
BCLK Period (Note 9)	t _{BCLK}		3 x 1/f _{LRCLK}			ns
Low or High BCLK Pulse Width	t _{BCLK_PW}		0.35 x t _{BCLK}			ns
BCLK and LRCLK Rise Time	t _R	Master mode, C _{LOAD} = 15pF	1			ns
BCLK and LRCLK Fall Time	t _F	Master mode, C _{LOAD} = 15pF	1			ns
SDIN or LRCLK to BCLK Rising Setup Time	t _{DBSU} , t _{BWSU}		30			ns
SDIN or LRCLK to BCLK Rising Hold Time	t _{DBH} , t _{BWH}	DV _{DD} = 1.8V	0			ns
		DV _{DD} = 3.6V	5			

Note 1: The MAX9850 is 100% production tested at TA = +25°C and is guaranteed by design for TA = TMIN to TMAX.

Note 2: Full operation is defined as clocking all zeros into the DAC while the DAC, headphone outputs, and line outputs are all enabled.

Note 3: DAC performance specifications measured using the line outputs, OUTL and OUTR.

Note 4: Dynamic range is defined as the SNR of a 1kHz, -60dBFS input signal measured with an A-weighted filter, then normalized to full scale (+60dB).

立体声音频 DAC 和 DirectDrive 耳机放大器

MAX9850

Note 5: DAC SNR measured from DAC inputs to OUTL and OUTR.

Note 6: Headphone amplifier SNR measured from line inputs to headphone outputs.

Note 7: GPIO is $100\text{k}\Omega$ to ground when DVDD < VOH < 3.6V.

Note 8: C_B is in pF.




Note 9: fCLK derived by dividing fMCLK by 1, 2, 3, or 4. See the Registers and Bit Descriptions section.

TYPICAL POWER DISSIPATION AT AVDD = 1.8V (No Headphone/Line Output Load)

MODE	AV _{DD} POWER	DV _{DD} POWER	PV _{DD} POWER	TOTAL POWER
Full Operation (Note 1)	4.93mW	3.76mW	5.00mW	13.70mW
DAC to Line Outputs, Headphones Disabled	3.11mW	3.76mW	3.22mW	10.10mW
Line Inputs to Line Outputs and Headphone Outputs, DAC Disabled	3.22mW	0.085mW	3.40mW	6.71mW
Line Inputs to Line Outputs, DAC and Headphones Disabled	1.39mW	0.085mW	1.61mW	3.08mW
Full Shutdown	2.7 μ W	0.5 μ W	<0.1 μ W	3.2 μ W

典型工作特性

(DVDD = AVDD = PVDD = 3.0V, AGND = DGND = PGND = 0V, C1 = 0.47 μ F, C2 = 2.2 μ F, CNREG = CPREG = CREF = 1 μ F, fS = 48kHz, fMCLK = 12.288MHz, master integer mode, headphone volume set to +6dB, both channels driven in-phase, TA = +25°C, unless otherwise noted. fIN = 984.375Hz, A-weighted THD+N.)












立体声音频 DAC 和 DirectDrive 耳机放大器

MAX9850

典型工作特性(续)


($\text{DV}_{\text{DD}} = \text{AV}_{\text{DD}} = \text{PV}_{\text{DD}} = 3.0\text{V}$, $\text{AGND} = \text{DGND} = \text{PGND} = 0\text{V}$, $C_1 = 0.47\mu\text{F}$, $C_2 = 2.2\mu\text{F}$, $\text{CNREG} = \text{CPREG} = \text{CREF} = 1\mu\text{F}$, $f_S = 48\text{kHz}$, $\text{f}_{\text{MCLK}} = 12.288\text{MHz}$, master integer mode, headphone volume set to +6dB, both channels driven in-phase, $T_A = +25^\circ\text{C}$, unless otherwise noted. $f_{\text{IN}} = 984.375\text{Hz}$, A-weighted THD+N.)



立体声音频 DAC 和 DirectDrive 耳机放大器

典型工作特性(续)

($\text{DV}_{\text{DD}} = \text{AV}_{\text{DD}} = \text{PV}_{\text{DD}} = 3.0\text{V}$, $\text{AGND} = \text{DGND} = \text{PGND} = 0\text{V}$, $C_1 = 0.47\mu\text{F}$, $C_2 = 2.2\mu\text{F}$, $\text{CNREG} = \text{CPREG} = \text{CREF} = 1\mu\text{F}$, $f_{\text{S}} = 48\text{kHz}$, $f_{\text{MCLK}} = 12.288\text{MHz}$, master integer mode, headphone volume set to +6dB, both channels driven in-phase, $T_A = +25^\circ\text{C}$, unless otherwise noted. $f_{\text{IN}} = 984.375\text{Hz}$, A-weighted THD+N.)












MAX9850

立体声音频 DAC 和 DirectDrive 耳机放大器

MAX9850

典型工作特性(续)


($DV_{DD} = AV_{DD} = PV_{DD} = 3.0V$, $AGND = DGND = PGND = 0V$, $C1 = 0.47\mu F$, $C2 = 2.2\mu F$, $C_{NREG} = C_{PREG} = C_{REF} = 1\mu F$, $f_S = 48kHz$, $f_{MCLK} = 12.288MHz$, master integer mode, headphone volume set to +6dB, both channels driven in-phase, $T_A = +25^\circ C$, unless otherwise noted. $f_{IN} = 984.375Hz$, A-weighted THD+N.)



立体声音频 DAC 和 DirectDrive 耳机放大器

典型工作特性(续)

($DV_{DD} = AV_{DD} = PV_{DD} = 3.0V$, $AGND = DGND = PGND = 0V$, $C1 = 0.47\mu F$, $C2 = 2.2\mu F$, $C_{NREG} = C_{PREG} = C_{REF} = 1\mu F$, $f_S = 48kHz$, $f_{MCLK} = 12.288MHz$, master integer mode, headphone volume set to +6dB, both channels driven in-phase, $T_A = +25^\circ C$, unless otherwise noted. $f_{IN} = 984.375Hz$, A-weighted THD+N.)



MAX9850

立体声音频 DAC 和 DirectDrive 耳机放大器


引脚说明

引脚	名称	功能
1	LRCLK	数字音频左—右声道选择时钟输入/输出。LRCLK 是音频采样率时钟，决定 SDIN 上的音频数据被送入左或右声道。当 MAX9850 工作在从模式时 LRCLK 为输入，主模式时为输出。
2	BCLK	数字音频比特时钟输入/输出。当 MAX9850 工作在从模式时 BCLK 为输入，主模式时为输出。
3	SDIN	数字音频串行数据输入。
4	DV _{DD}	数字电源输入。用一个 1μF 陶瓷电容旁路到 DGND。
5	MCLK	主时钟输入。所有内部数字时钟均出自 MCLK。
6	DGND	数字地。
7	ADD	I ² C 地址选择输入。连接到 AGND、AV _{DD} 或 SDA 分别选择三种可能的 I ² C 地址之一。
8	GPIO	通用输入/输出。通过 GPIO 寄存器可配置 GPIO 为输入或输出。配置为输出时 GPIO 可执行中断功能。参见 <i>GPIO</i> 部分。
9	INR	右声道线路输入。INR 被混合到右声道 DAC 输出中。
10	INL	左声道线路输入。INL 被混合到左声道 DAC 输出中。
11	OUTR	右声道线输出。OUTR 被偏置于 AGND。
12	OUTL	左声道线输出。OUTL 被偏置于 AGND。
13	REF	基准输出。用一只 1μF 陶瓷电容旁路到 AGND。
14	AGND	模拟地。
15	NREG	线路输出级负稳压器输出。用一只 1μF 陶瓷电容旁路到 AGND。
16	PREG	线路输出级正稳压器输出。用一只 1μF 陶瓷电容旁路到 AGND。
17	AV _{DD}	模拟电源。用一只 1μF 陶瓷电容旁路到 AGND。
18	HPR	右声道耳机输出。HPR 是偏置于 AGND 的 DirectDrive 输出。
19	HPL	左声道耳机输出。HPL 是偏置于 AGND 的 DirectDrive 输出。
20	SV _{SS}	耳机放大器负电源输入。连接到 PV _{SS} 。
21	HPS	耳机检测输入。连接到耳机插孔的控制引脚用于耳机检测。如不使用可浮空 HPS。参见 <i>耳机检测输入 (HPS)</i> 部分。
22	PV _{SS}	反相电荷泵输出。用一只 2.2μF 陶瓷电容旁路到 PGND，接至 SV _{SS} 来为耳机放大器提供负电源。
23	C1N	电荷泵浮动电容负端。C1N 和 C1P 之间接一只 0.47μF 的陶瓷电容。
24	PGND	电荷泵地。
25	C1P	电荷泵浮动电容正端。C1N 和 C1P 之间接一只 0.47μF 的陶瓷电容。
26	PV _{DD}	电荷泵和耳机放大器正电源输入。用一只 1μF 陶瓷电容旁路到 PGND。正常工作时可接至 AV _{DD} 。
27	SCL	I ² C 兼容接口串行时钟输入。
28	SDA	I ² C 兼容接口串行数据输入/输出。
—	EP	裸露的散热片。连接 EP 至 AGND。

立体声音频 DAC 和 DirectDrive 耳机放大器

功能框图/典型工作电路

MAX9850



MAXIM

13

立体声音频 DAC 和 DirectDrive 耳机放大器

详细说明

MAX9850 音频数模转换器(DAC)，具有立体声 DirectDrive 耳机放大器，是完整的数字音频放大方案。Σ-Δ DAC 的动态范围为 90dB，接受采样率范围在 8kHz 至 48kHz 的立体声音频数据。通过 I²C 兼容接口设置耳机输出音量、静音和器件配置。提供三个可选的 I²C 器件 ID。整型与非整型两种基本操作模式均可提供全动态范围，为选择 MAX9850 主时钟(MCLK)频率提供了最大的灵活性。整型工作模式要求 MCLK 是 16 倍采样率的整数倍，并提供最大的满度 SNR 性能。非整型模式给 MCLK 频率的选择提供了最大的灵活性，MCLK 可以是允许范围内的任意频率。

音频数据通过 3 线数字音频数据总线发送到 MAX9850，该总线支持多种输入格式。在主机模式下，LRCLK 和 BCLK 信号由 MAX9850 产生。MAX9850 还可以配置为从机模式，接收来自外部数字音频主机的 LRCLK 和 BCLK 信号。MAX9850 配置为从机时，外部 LRCLK 和 BCLK 信号可以与 MCLK 同步或异步。

Maxim 的 DirectDrive 结构采用内部电荷泵产生负电源电压，为耳机放大器输出级供电。内部负电源使输出信号可以被偏置到地，省去了输出耦合电容，降低了系统的成本与尺寸。

利用 MAX9850 的立体声线路输入可以将模拟音频与数字音频混合。混合后的音频信号直接送到线路输出与耳机输出。即使 DAC 被禁止和 MCLK 没有信号时，线路输入/输出也能工作。

耳机检测输入(HPS)能检测到耳机与 MAX9850 的连接。没有耳机连接时，HPS 电路关断耳机放大器输出。HPS 检测到耳机连接时，耳机放大器自动使能。

Σ-Δ DAC

MAX9850 使用 Σ-Δ DAC，可提供高达 91dB 的 SNR。DAC 接收以 f_{LRCLK} 频率采样的立体声数字输入信号，将信号数据内插处理为 8 倍 f_{LRCLK} 频率，并对采样信号进行数字滤波。得到的过采样数字信号使用多位 Σ-Δ 调制器和

模拟平滑滤波器进行转换，模拟平滑滤波器能显著衰减由过采样转换器产生的高频量化噪声。MAX9850 具有灵活的时钟模式，在不需要昂贵的采样率转换器的情况下，可以有效用于一般不太适合过采样转换器的应用中。

在使能寄存器中设置 DACEN = 0 (寄存器 0x5, B0 位)，禁止 DAC。设置 DACEN = 1 则使能 DAC。

线路输入/输出

MAX9850 具有线路输入(INR、INL)与线路输出(OUTR、OUTL)。利用线路输入可将一路线路级的信号与 DAC 输出混合，参见功能框图/典型工作电路。在使能寄存器中设置 LNIEN = 1 (寄存器 0x5, B1 位)可使能线路输入。线路输入被偏置到 AGND，可以根据信号源选择直接耦合或 AC 耦合到 INR 与 INL。

立体声 DirectDrive 线路输出(OUTR 与 OUTL)用来驱动线路负载。线路输出在内部还驱动耳机放大器的输入。在使能寄存器中设置 LNOEN = 1 (寄存器 0x5, B2 位)，使能线路输出。禁止线路输出的同时也将禁止耳机输出。

为了使用线路输出，必须使能内部电荷泵。在使能寄存器中配置 CPEN(1:0) = 11 (寄存器 0x5, B5 和 B4 位)即能使电荷泵，参见电荷泵部分。

DirectDrive 耳机与线路放大器

传统单电源耳机放大器与 MAX9850 不同，为获得最大动态范围，其输出偏置在某个直流电压，通常是电源电压的一半。需要一个大耦合电容来隔离耳机与这个直流偏置。若没有这个电容，将有显著的直流电流流入耳机，造成不必要的功耗，并可能损坏耳机与耳机放大器。

Maxim 的专利技术 DirectDrive 使用电荷泵来产生内部负电源电压。这就允许 MAX9850 的耳机与线路输出偏置到地，其动态范围几乎是使用单电源供电时的两倍。由于没有直流成分，也就不需要大的隔直电容。MAX9850 电荷泵只需要两个小陶瓷电容(0.47μF 和 2.2μF)，但去掉了

立体声音频 DAC 和 DirectDrive 耳机放大器

MAX9850




图1. 耳机放大器的衰减曲线

两个大容值($33\mu\text{F}$ 至 $330\mu\text{F}$)电容，从而节省电路板空间、降低成本、改善频率响应与耳机放大器的THD。传统耳机放大器所需的隔直电容除了成本与尺寸的缺点外，也限制了低频响应，并降低了PSRR性能。一些电介质可能使音频信号显著失真。

音量控制

通过编程音量寄存器中的VOL(5:0)(寄存器0x2, B5-B0位)可以控制耳机放大器的音量衰减值。VOL(5:0)编程为0x00时为最高音量。VOL(5:0)大于或等于0x28时音量最小。当MAX9850被编程为0x3F音量级时，状态A寄存器中的VMN(寄存器0x0, B3位)置1。图1给出了VOL(5:0)值与衰减值的关系曲线。

音量摆率控制、过零检测与静音

在音量寄存器中设置SLEW = 1(寄存器0x2, B6位)，使能音量摆率控制电路。SLEW = 1时，耳机放大器的音量将按照一定的摆率平滑变化。通过电荷泵寄存器中的SR(1:0)(寄存器0x7, B7与B6位)设置音量摆率。表1列出了每个SR(1:0)数值对应的音量摆率。

在通用寄存器中设置ZDEN = 1(寄存器0x3, B0位)，将强制内部电路只在音频信号过零时改变音量和进入静音模式。为了获得最佳性能，设置SR(1:0)为01。这种过零检测降低了在不同音量转换时所产生的咔哒声。

在音量寄存器中设置MUTE = 1(寄存器0x2, B7位)可使耳机放大器进入静音模式。静音功能与音量控制无关。

表1. 摆率设置

SR1	SR0	TYPICAL VOLUME SLEW RATE	
		FROM FULL VOLUME TO MUTE	FROM FULL VOLUME TO VMN = 1 (ms)
0	0	63μs	0.1
0	1	125ms	200
1	0	63ms	100
1	1	42ms	67

进入静音模式时，已设定的音量并不复位。如果过零检测与音量摆率控制使能，静音命令发出后的第一个过零点或经过200ms延时(SR = 01)后输出关闭。

单声道模式

在通用寄存器中设置MONO = 1(寄存器0x3, B2位)，使能单声道模式。单声道模式下，禁止HPR，左右声道叠加，并从HPL输出。叠加后的信号幅值有6dB衰减，以确保不会过驱动耳机放大器。MAX9850处于单声道模式时，状态B寄存器中的SMONO(寄存器0x1, B4位)置1。

配置耳机与线路输出

在使能寄存器中设置HPEN和LNOEN(寄存器0x5, B3和B2位)等于1，使能耳机输出(HPR和HPL)。设置HPEN或LNOEN = 0则禁止耳机输出。

耳机放大器输入由线路放大器输出驱动。在使能寄存器中设置LNOEN = 0(寄存器0x5, B2位)将禁止线路输出，同时也切断了耳机放大器的输入信号，因而也会关闭耳机输出(HPR和HPL)。

为了使耳机与线路输出工作，必须使能内部电荷泵。在使能寄存器中设置CPEN(1:0) = 11(寄存器0x5, B5和B4位)即使能电荷泵。更多细节见电荷泵部分。

耳机检测输入(HPS)

耳机检测输入(HPS)监视耳机插孔，并根据HPS上的电压自动禁止耳机放大器。为实现耳机检测，将HPS连接到3线耳机插孔的控制引脚，如图2所示。没有插入耳机时，耳机放大器的输出阻抗将HPS拉至低于 $0.3 \times DV_{DD}$ 。当耳机插入插孔时，控制引脚与顶端簧片断开，HPS通过内部 $100\text{k}\Omega$ 上拉至 DV_{DD} ，不需要外部电阻。若不使用自

立体声音频 DAC 和 DirectDrive 耳机放大器




图2. 耳机检测(HPS)输入

动耳机检测，则使 HPS 悬空。为了使耳机放大器(HPR 和 HPL)输出音频信号，HPS 必须为高，且 HPEN (寄存器 0x5, B3 位)必须置 1。

MAX9850 中包含 HPS 去抖电路，可以忽略 HPS 上的瞬时变化。去抖电路可确保在耳机正确连接之后再给耳机放大器加电并使能。通过通用寄存器中的 DBDEL(1:0)(寄存器 0x3, B4 和 B3 位)可以设定 HPS 去抖延时时间。延迟时间由电荷泵频率 f_{CP} 分频得到。电荷泵频率设置的详细内容见电荷泵部分。表 2 列出了几种可能的去抖电路延迟时间。

使用自动耳机检测时，拔去耳机的状态检测没有延时。HPS 变高时，耳机放大器立刻进入关断。

状态 A 寄存器中的 SHPS (寄存器 0x0, B4 位)用来报告 HPS 的状态。HPS 为低时，SHPS = 0； HPS 为高时，SHPS = 1。

表2. HPS 去抖时间

DBDEL(0)	DBDEL(0)	DEBOUNCE TIME (ms)	DEBOUNCE TIME BASED ON $f_{CP} = 667\text{kHz}$ (ms)
0	0	0	0 (Disabled)
0	1	$2^{17} \times 1 / f_{CP}$	Approx 200
1	0	$2^{18} \times 1 / f_{CP}$	Approx 400
1	1	$2^{19} \times 1 / f_{CP}$	Approx 800

GPIO

通用寄存器中的 GPD 位(寄存器 0x3, B5 位)用来配置 GPIO 为输入或输出。GPD = 1 配置 GPIO 为开漏极输出，而 GPD = 0 配置 GPIO 为输入。配置 GPIO 为输出时，在 GPIO 与 DV_{DD} 之间连接外部上拉电阻。

GPIO 作输出时，MAX9850 可以驱动 LED 或其他状态指示器。还可以用来提供中断信号，在事件发生时通知 μC。这些事件包括内部 PLL 锁定状态的变化、耳机连接到 HPS、耳机输出达到最小音量或耳机输出过流。配置 GPIO 为开漏极输出时，可以设置这些事件使 GPIO 输出脉冲状态。

GPIO 作输入时，MAX9850 可以从 μC 的数字 I/O 或其他器件接收信号。GPIO 的状态通过状态 A 寄存器的 SGPIO (寄存器 0x0, B6 位)读取。

GPIO 用作输出

设置 GPD = 1 (寄存器 0x3, B5 位)配置 GPIO 为输出。设置通用寄存器中的 GM(1:0) (寄存器 0x3, B7 和 B6)来设定 GPIO 的输出工作模式。GPIO 可以设置为输出逻辑高、逻辑低，或者当状态 A 寄存器中的 ALERT 位 (寄存器 0x0, B7 位)置位时，通过改变状态输出中断信号。表 3 给出了 GPIO 的工作模式。

表3. GPIO 输出工作模式(GPD = 1)

GM(1)	GM(0)	MODE DESCRIPTION
0	0	GPIO = 0
0	1	GPIO = High impedance
1	0	GPIO = 0, ALERT output pulse enabled
1	1	GPIO = High impedance, ALERT output pulse enabled

立体声音频 DAC 和 DirectDrive 耳机放大器

MAX9850

表4. 中断使能寄存器(0x4)事件

EVENT	BIT NUMBER IN REGISTER 0x4
LCK (register 0x0, bit B5) sets when the internal PLL acquires or loses frequency lock	B5
SHPS (register 0x0, bit B4) sets after the headphone is inserted and the debounce time has elapsed when the headphone amplifier is powered up and ready	B4
VMN (register 0x0, bit B3) sets when the headphone amplifier minimum volume is reached	B3
IOHL or IOHR (register 0x0, bits B1 or B0) sets after an overcurrent at either HPL or HPR	B0

通过中断使能寄存器，可使 MAX9850 在有事件发生时设置 ALERT = 1。若 GM(1:0)被设置为 10 或 11，则 ALERT 置位时，GPIO 输出脉冲。表 4 列出了使 ALERT 置位的事件，及其在中断使能寄存器中相应位的位置。将相应位置 1 使能该事件的中断。

GPIO 用作输入

GPIO 输入的状态通过状态 A 寄存器的 SGPIO (寄存器 0x0, B6 位) 读取。设置 ISGPIO = 1 时，当 SGPIO 改变状态时 ALERT 置位。

内部定时

内部时钟 (ICLK) 和采样率时钟 (主机模式下的 LRCLK) 从 MCLK 获得。MAX9850 灵活的工作模式在宽范围的 MCLK 输入频率下可以获得期望的 LRCLK 采样率。

图 3 所示的流程图详细说明了由 MCLK 得到内部时钟的过程。MAX9850 通过 MCLK 频率分频产生 ICLK。较高的 ICLK 频率可以得到更高的 DAC 过采样与 SNR 性能。当 f_{ICLK} 大于或等于 12MHz 时，可以实现 90dB (典型值) 的动态范围。较低的 ICLK 频率需要的电源电流可能稍小，但牺牲了动态范围。参见典型工作特性中的 SNR vs. MCLK Frequency 曲线图。

ICLK 和 MCLK 频率成比例关系，MAX9850 用它为内部 DAC 电路提供时钟，并在主机模式下产生 LRCLK 和 BCLK。不使用内部电荷泵振荡器时，电荷泵时钟也由 ICLK 获得。

采用一个现有的系统时钟连接到 MCLK，见 DAC 工作模式部分。MCLK 可以由频率落在 8.448MHz 至 13MHz 或 16.896MHz 至 40MHz 范围内的同步或异步系统时钟提供。该范围内的 MCLK 可使 MAX9850 以主机或从机模式工作在 8kHz 至 48kHz 的所有采样率下。也可以使用其他 MCLK 频率，但会限制 MAX9850 工作的采样率范围，详见表 5 说明。

较高的 ICLK 频率可提供更高的 SNR。尽可能使用最高的 ICLK。也可以使用表 5 之外的采样率。MAX9850 上电时默认 IC(1:0) = 0x0。

DAC 工作模式

有四种 DAC 工作模式：主机整型模式、从机整型模式、主机非整型模式和从机非整型模式，这些工作模式可使该器件灵活地工作在不同应用中，基本上可以利用任意的系统频率作为 MCLK。工作模式由数字音频寄存器中的 MAS (寄存器 0xA, B7 位) 以及 LRCLK MSB 寄存器中的 INT (寄存器 0x8, B7 位) 设定。表 6 给出了四种工作模式，以及 MAX9850 设置 DAC 模式所需的公式。

主机与从机整型模式就是普通的 DAC 工作模式。这些模式下，LRCLK 是 ICLK 的整数倍分频。典型应用设置 MCLK 等于 $256 \times LRCLK$ 。MAX9850 要求 ICLK 是 $16 \times LRCLK$ 的整数倍，而在主机或从机整型模式下，倍数应至少是 10。与其他工作模式相比，整型模式总能提供最大的满量程信号电平性能。尽可能优先选用整型工作模式。

主机非整型模式可以用在 LRCLK 与 ICLK 没有整数倍关系的情况下。在这些模式下，MAX9850 可工作在任意系统现有的 MCLK 下。




图3. 内部时钟由 MCLK 产生

立体声音频 DAC 和 DirectDrive 耳机放大器

表5. 可接受的 MCLK 频率范围

LRCLK (kHz)	MINIMUM ICLK (MHz)		MAXIMUM ICLK (MHz)	ACCEPTABLE MCLK FREQUENCIES* (MHz)			
	INTEGER MODE (160 x f _{LRCLK})	NONINTEGER MODE (176 x f _{LRCLK})		ANY MODE	IC(1:0) = 0x0 SF = 1	IC(1:0) = 0x1 SF = 2	IC(1:0) = 0x2 SF = 3
8	1.280	1.4080	13.0	1.280 and 1.4080 to 13.0	2.560 and 2.8160 to 26.0	3.840 and 4.2240 to 39.0	5.120 and 5.6320 to 40.0
11.025	1.764	1.9404	13.0	1.764 and 1.9404 to 13.0	3.528 and 3.8808 to 26.0	5.292 and 5.8212 to 39.0	7.056 and 7.7616 to 40.0
12	1.920	2.1120	13.0	1.920 and 2.1120 to 13.0	3.840 and 4.2240 to 26.0	5.760 and 6.3360 to 39.0	7.680 and 8.4480 to 40.0
16	2.560	2.8160	13.0	2.560 and 2.8160 to 13.0	5.120 and 5.6320 to 26.0	7.680 and 8.4480 to 39.0	10.240 and 11.2640 to 40.0
22.05	3.528	3.8808	13.0	3.528 and 3.8808 to 13.0	7.056 and 7.7616 to 26.0	10.584 and 11.6424 to 39.0	14.112 and 15.5232 to 40.0
24	3.840	4.2240	13.0	3.840 and 4.2240 to 13.0	7.680 and 8.4480 to 26.0	11.520 and 12.6720 to 39.0	15.360 and 16.8960 to 40.0
32	5.120	5.6320	13.0	5.120 and 5.6320 to 13.0	10.240 and 11.2640 to 26.0	15.360 and 16.8960 to 39.0	20.480 and 22.5280 to 40.0
44.1	7.056	7.7616	13.0	7.056 and 7.7616 to 13.0	14.112 and 15.5232 to 26.0	21.168 and 23.2848 to 39.0	28.224 and 31.0464 to 40.0
48	7.680	8.4480	13.0	7.680 and 8.4480 to 13.0	15.360 and 16.8960 to 26.0	23.040 and 25.3440 to 39.0	30.720 and 33.7920 to 40.0

* 列出的第一个频率是工作在整型模式下所需的最小 MCLK 频率。频率范围表示 MAX9850 工作在任意模式下所需的 MCLK 频率。

表6. DAC 工作模式

MODE	SLAVE MODE (MAS = 0)		MASTER MODE (MAS = 1)	
	LRCLK and BCLK signals supplied from external source	N _{MSB,LSB} = 0	LRCLK and BCLK signals supplied by MAX9850	N _{MSB,LSB} = $\frac{2^{22} \times f_{LRCLK}}{f_{ICLK}}$
NONINTEGER MODE (INT = 0) LRCLK may be any frequency within an acceptable range	Asynchronous	N _{MSB,LSB} = 0	Asynchronous	N _{MSB,LSB} = $\frac{2^{22} \times f_{LRCLK}}{f_{ICLK}}$
INTEGER MODE (INT = 1) ICLK and LRCLK must be synchronous and exact integer ratio related	Synchronous	N _{LSB} = $\frac{f_{ICLK}}{16 \times f_{LRCLK}}$, N _{MSB} = 0		

立体声音频 DAC 和 DirectDrive 耳机放大器

MAX9850

从机工作模式允许 MAX9850 工作在任意音频系统中，LRCLK 与 BCLK 必须由外部时钟源提供。工作在从机模式下时，提供给 MAX9850 的 MCLK 可以与 LRCLK 同步或异步。当 ICLK 同步并且是 $16 \times$ LRCLK 的整数倍时，使用从机整型模式。整型模式可以确保获得最好的满量程输入信号性能。从机非整型模式提供最大的时钟灵活性。在从机非整型模式下，ICLK 不需要与 LRCLK 同步或是 LRCLK 的整数倍。

主机工作模式下，MAX9850 可以为系统中的其他元件产生并提供 LRCLK 和 BCLK。若提供的 ICLK 是 $16 \times$ LRCLK 的整数倍时，使用主机整型模式。整型模式可以确保获得最好的满量程输入信号性能。主机非整型模式下，MAX9850 以优于 $\pm 0.5\%$ 的精度提供任意频率的 LRCLK。

从机非整型模式为 ICLK 和 LRCLK 频率提供了最大的灵活性。ICLK 和 LRCLK 可以是异步的，并可以是非整数倍关系。按照内部定时部分中的表 5，连接一个任意可用的系统时钟。在从机非整型模式下，可接受的 MCLK 频率范围与主机模式相同。

主机整型模式($MAS = 1, IM = 1$)

在主机模式下，MAX9850 产生 LRCLK 和 BCLK。LRCLK 是 ICLK 的整数因子，如下式所示：

$$f_{LRCLK} = \frac{f_{ICLK}}{16 \times N_{LSB}}$$

式中：

f_{ICLK} = ICLK 频率。对正常的 DAC 操作， f_{ICLK} 必须至少为 $160 \times f_{LRCLK}$ 。

N_{LSB} = LSB(7:0) (寄存器 0x9, B7–B0 位) 中数据的十进制数值。

f_{LRCLK} = LRCLK 频率。

例如：

$f_{ICLK} = 12.228\text{MHz}$, $N_{LSB} = 16$ (0x10), $f_{LRCLK} = 48\text{kHz}$ 。

根据上述方程求解 N_{LSB} 。若 N_{LSB} 是整数则使用主机整型模式。若 N_{LSB} 不是整数，则使用主机非整型模式。

从机整型模式($MAS = 0, IM = 1$)

在从机整型模式下，MAX9850 从外部数字音频信号源接收 LRCLK 和 BCLK。为确保正常工作，LRCLK 必须是 ICLK 的整数倍。将 LSB(7:0) (寄存器 0x9, B7–B0 位) 设置为 LRCLK 分频比。使用下式求出 LSB(7:0) 需要设置的值：

$$N_{LSB} = \frac{f_{ICLK}}{16 \times f_{LRCLK}}$$

式中：

f_{ICLK} = ICLK 频率。对正常的 DAC 操作， f_{ICLK} 必须是 $160 \times f_{LRCLK}$ 。

f_{LRCLK} = 提供的 LRCLK 频率。

N_{LSB} = LSB(7:0) (寄存器 0x9, B7–B0 位) 中数据的十进制数值。

例如：

$f_{ICLK} = 11.2896\text{MHz}$, $f_{LRCLK} = 44.1\text{kHz}$, $N_{LSB} = 16$ (0x10)。

根据上述方程求解 N_{LSB} 。若 N_{LSB} 是整数则使用从机整型模式。若 N_{LSB} 不是整数，则使用从机非整型模式。

从机非整型模式($MAS = 0, IM = 0$)

在从机非整型模式下，MAX9850 接收外部 LRCLK，并使用允许范围内的任意异步 ICLK 转换数字音频信号。MAX9850 使用内部时钟恢复电路产生所有必需的内部时钟。这样，MAX9850 可以工作在不具备专用时钟信号源或晶振的系统中。实际上可以使用任意的现有系统时钟。为了正常工作， f_{ICLK} 必须至少是 $176 \times f_{LRCLK}$ 。

主机非整型模式($MAS = 1, IM = 0$)

某些应用中，ICLK 频率可能不是期望的 LRCLK 频率的整数倍。工作在主机非整型模式下时，MAX9850 可以从允许工作范围内的任意 ICLK 频率产生并输出 8kHz 至 48kHz ($\pm 0.5\%$) 间的任意 LRCLK 频率。该模式下，MAX9850 根据 MSB(14:8) 和 LSB(7:0) (寄存器 0x8, B7–B0 位以及寄存器 0x9, B6–B0 位) 中设置的比值，对 MCLK 分频来产生 LRCLK。LRCLK 采样率与 MCLK 之间可以是非整数倍的关系。根据下式计算 MSB(14:8) 和 LSB(7:0)

$$N_{MSB,LSB} = \text{ROUND}\left(\frac{2^{22} \times f_{LRCLK}}{f_{ICLK}}\right)$$

立体声音频 DAC 和 DirectDrive 耳机放大器

式中：

f_{ICLK} = ICLK 频率。对正常的 DAC 操作， f_{ICLK} 必须至少为 $176 \times f_{LRCLK}$ 。

f_{LRCLK} = LRCLK 频率。

$N_{MSB,LSB}$ = MSB(14:8) 和 LSB(7:0) (寄存器 0x8, B6–B0 位, 以及寄存器 0x9, B7–B0 位) 的十进制数值。

将计算结果四舍五入到最接近的整数。

例如：

$f_{LRCLK} = 44.1\text{kHz}$, $f_{ICLK} = 12.288\text{MHz}$ 。

1) 求出 $N_{MSB,LSB}$, 15052.8。

2) 将结果四舍五入得到最接近的整数, 15053。

3) 转换到十六进制, 0x3CD。

4) 设置 MSB(14:8) 为 MSB 0x3A, 设置 LSB(7:0) 为 LSB 0xCD。

表 7 提供了使用主机非整型模式以不同 MCLK 频率产生有效 LRCLK 频率的实例。

电荷泵

MAX9850 的 DirectDrive 线路与耳机输出需要电荷泵来产生内部负电源。在使能寄存器中设置 CPEN(1:0) = 11 (寄存器 0x5, B5 和 B4 位) 可打开电荷泵。CPEN 设置为 11 后约 1.4ms, 电荷泵负电压建立, 音频输出有效。

电荷泵寄存器中 CP(4:0) (寄存器 0x7, B4–B0 位) 的状态决定了电荷泵振荡器是从内部 667kHz 振荡器获取, 还是从 MCLK 获取。设置 CPEN(1:0) = 11 以及 CP(4:0) = 0x00 使能内部振荡器。使能内部振荡器时, 电荷泵的运行与 MCLK 无关, 禁止 DAC 时, 或仅使用线路输入时, 电荷泵仍然工作。

电荷泵的开关频率远远超出音频范围, 不会干扰音频信号。开关驱动器采用特定的技术手段使导通与关断瞬间产生的噪声最小。通过增加 C2 和 PV_{DD} 旁路电容的容量可提高对高频噪声的抑制能力, 不过通常并不需要(见功能框图/典型工作电路)。

根据下式设置 CP(4:0) 为非 0 数值, 可以从 MCLK 获得电荷泵时钟:

$$N_{CP(4:0)} = \frac{f_{MCLK}}{2 \times f_{CP} \times SF}$$

式中:

f_{MCLK} = MCLK 频率。

f_{CP} = 电荷泵时钟频率。为了正常工作, 应确保 $f_{CP} = 667\text{kHz} \pm 20\%$ 。

SF = MCLK 比例因子。SF 是 IC(1:0) + 1 的十进制数值。

$N_{CP(4:0)}$ = CP(4:0) (寄存器 0x7, B4–B0 位) 四舍五入后的十进制数值。从 ICLK 获得电荷泵时钟时, $N_{CP(4:0)}$ 必须大于 1。

表 7. 主机非整型模式下的 $N_{MSB,LSB}$ 实例

MCLK (MHz)	SF	ICLK (MHz)	N (15-BIT hex VALUE)								
			LRCLK OUTPUT FREQUENCY (kHz)								
			48	44.1	32	24	22.05	16	12	11.03	8
18.4320	2	9.2160	5555	4E66	38E4	2AAB	2733	1C72	1555	139A	0E39
16.9344	2	8.4672	5CE1	5555	3DEB	2E71	2AAB	1EF6	1738	1555	0F7B
16.3840	2	8.1920		5833	4000	3000	2C1A	2000	1800	160D	1000
12.5000	1	12.5000	3EEA	39CE	29F1	1F75	1CE7	14F9	0FB8	0E73	0A7C
12.2880	1	12.2880	4000	3ACD	2AAB	2000	1D66	1555	1000	0EB3	0AAC
12.0000	1	12.0000	4189	3C36	2BB1	20C5	1E1B	15D8	1062	0FOE	0AEC
11.2896	1	11.2896	45A9	4000	2E71	22D4	2000	1738	116A	1000	0B9C
9.2160	1	9.2160	5555	4E66	38E4	2AAB	2733	1C72	1555	139A	0E39
8.4672	1	8.4672	5CE1	5555	3DEB	2E71	2AAB	1EF6	1738	1555	0F7B
8.4480	1	8.4480	5D17	5587	3E10	2E8C	2AC3	1F08	1746	1562	0F84

注: N 值表示 MSB(14:8) 和 LSB(7:0) 组合数值。

立体声音频 DAC 和 *DirectDrive* 耳机放大器

MAX9850

例如：

$$f_{MCLK} = 12\text{MHz}, SF = 1, f_{CP} = 666.7\text{kHz}, N_{CP(4:0)} = 9.$$

表8给出了典型 MCLK 频率下推荐使用的 CP(4:0)数值。

寄存器与位说明

11个内部寄存器用来编程和报告 MAX9850 的状态。表9列出了所有寄存器、地址以及上电复位状态。寄存器 0x0 和 0x1 是只读寄存器，其他寄存器均为读/写寄存器。寄存器 0xB 保留用于工厂测试。

状态寄存器(0x0, 0x1)

表8. 典型 MCLK 频率下推荐使用的 CP(4:0)数值

f_{MCLK} (MHz)	CP(4:0)	IC(1:0)	SF	f_{CP} (kHz)
11.2896	0x08	0x0	1	705.6
12.0000	0x09	0x0	1	666.7
12.2880	0x09	0x0	1	682.7
13.0000	0x0A	0x0	1	650.0
24.0000	0x09	0x1	2	666.7
27.0000	0x07	0x2	3	642.9

表9. 寄存器映像表

REGISTER	B7	B6	B5	B4	B3	B2	B1	B0	REGISTER ADDRESS	POWER-ON RESET STATE		
Status A	ALERT	SGPIO	LCK	SHPS	VMN	1	IOHL	IOHR	0x0	—		
Status B	X	X	X	SMONO	SHP	SLO	SLI	SDAC	0x1	—		
Volume	MUTE	SLEW	VOL(5:0)						0x2	0x0C		
General Purpose	GM(1:0)		GPD	DBDEL(1:0)		MONO	0	ZDEN	0x3	0x00		
Interrupt Enable	0	ISGPIO	ILCK	ISHPS	IVMN	0	0	IIOH	0x4	0x00		
Enable	SHDN	MCLKEN	CPEN(1:0)		HPEN	LNOEN	LNIEN	DACEN	0x5	0x00		
Clock	0	0	0	0	IC(1:0)		0	0	0x6	0x00		
Charge Pump	SR(1:0)		0	CP(4:0)					0x7	0x00		
LRCLK MSB	INT	MSB(14:8)							0x8	0x00		
LRCLK LSB	LSB(7:0)								0x9	0x00		
Digital Audio	MAS	INV	BCINV	LSF	DLY	RTJ	WS(1:0)		0xA	0x00		
RESERVED									0xB	—		

X = 无关。

立体声音频 DAC 和 DirectDrive 耳机放大器

报警标志(ALERT)

表10. 状态 A 只读寄存器(0x0)位说明

B7	B6	B5	B4	B3	B2	B1	B0
ALERT	SGPIO	LCK	SHPS	VMN	1	IOHL	IOHR

1 = 出现中断事件。

0 = 没有中断事件。

ALERT 是报警标志，中断事件发生时置位。可使 ALERT 置位的事件如下：

- SGPIO 状态变化，GPIO 配置为输入时，表示 GPIO 上的电平发生了变化。将 GPIO 配置为输入，并在中断使能寄存器中设置 ISGPIO = 1 (寄存器 0x4, B6 位)。
- 内部 PLL 与 LRCLK 锁定或失锁。在中断使能寄存器中设置 ILCK = 1 (寄存器 0x4, B5 位)。
- SHPS 状态变化，表示耳机被接入或断开。在中断使能寄存器中设置 ISHPS = 1 (寄存器 0x4, B4 位)。
- 耳机放大器达到最小音量。在中断使能寄存器中设置 IVMN = 1 (寄存器 0x4, B3 位)。
- 右或左耳机输出(HPR、HPL)过载。在中断使能寄存器中设置 IIOP = 1 (寄存器 0x4, B0 位)。

事件发生后，ALERT 置 1，并保持置位状态，直到读取状态 A 寄存器。配置为输出的 GPIO 在 ALERT 事件发生时向 μC 发出中断。GPIO 寄存器中的 GM(1:0) (寄存器 0x3, B7 和 B6 位) 控制 GPIO 的输出模式。将 GPIO 设置为输出的详细信息参见 *GPIO* 部分。

GPIO 状态(SGPIO)

1 = GPIO 为高。

0 = GPIO 为低。

读取状态 A 寄存器时，SGPIO 报告 GPIO 的状态，这与 GPIO 设置为输入或输出无关。GPIO 配置为输入，且中断使能寄存器中 ISGPIO = 1 (寄存器 0x4, B6 位) 时，SGPIO 状态的变化将使 ALERT 置 1。

PLL 锁定状态(LCK)

1 = 内部 PLL 锁定到 LRCLK。

0 = 内部 PLL 未锁定到 LRCLK。

读取状态 A 寄存器时，LCK 报告内部 PLL 的锁定状态。PLL 未锁定时，DAC 禁止工作。PLL 与 LRCLK 锁定时，若 DACEN 等于 1 (寄存器 0x5, B0 位)，则 DAC 开始工作。若中断使能寄存器中 ILCK = 1 (寄存器 0x4, B5 位)，LCK 状态变化时 ALERT 置 1。

HPS 状态(SHPS)

1 = HPS 为高，表明耳机已连接。

0 = HPS 为低，表明没有耳机连接。

读取状态 A 寄存器时，SHPS 报告 HPS 去抖后的状态。SHPS = 0 表明没有耳机连接，HPS 为低。HPS 为高时，SHPS 置 1，表明耳机已连接。若中断使能寄存器中的 ISHPS = 1 (寄存器 0x4, B4 位)，则 SHPS 状态变化时，ALERT 置 1。

最低音量(VMN)

1 = 耳机音量已达到最小值。

0 = 耳机音量未达到最小值。

当耳机放大器音量达到最小时，VMN 置 1。中断使能寄存器中的 IVMN = 1 (寄存器 0x4, B3 位) 时，ALERT 置 1。

左耳机过流(IOHL)

1 = 左耳机输出(HPL)经历过一次过流。

0 = 左耳机输出(HPL)正常。

左耳机输出 HPL 上出现过流时，IOHL 置 1，并保持置位，直到读取状态 A 寄存器。若中断使能寄存器中 IIOP = 1 (寄存器 0x4, B0 位)，则当右或左耳机输出出现过流时，ALERT 置 1。

右耳机过流(IOHR)

1 = 右耳机输出(HPR)经历过一次过流。

0 = 右耳机输出(HPR)正常工作。

右耳机出现过流时，IOHR 置 1，并保持置位，直到读取状态 A 寄存器。若中断使能寄存器中 IIOP = 1 (寄存器 0x4, B0 位)，则当右或左耳机输出出现过流时，ALERT 置 1。

立体声音频 DAC 和 *DirectDrive* 耳机放大器

MAX9850

表11. 状态 B 只读寄存器(0x1)位说明

B7	B6	B5	B4	B3	B2	B1	B0
X	X	X	SMONO	SHP	SLO	SLI	SDAC

单声道状态(SMONO)

1 = 耳机放大器输出处于单声道模式。

0 = 耳机放大器输出处于立体声模式。

SMONO 说明耳机放大器输出处于单声道还是立体声模式。在单声道模式下，左右声道音频信号混合，并从左耳机输出。在通用寄存器中设置 MONO = 1 (寄存器 0x3, B2 位) 进入单声道模式。

耳机放大器状态(SHP)

0 = 耳机放大器正在工作。

1 = 耳机放大器没有工作。

SHP 说明耳机放大器是否处于工作状态。

线路输出状态(SLO)

0 = 使能线路输出。

1 = 禁止线路输出。

SLO 说明线路输出处于使能还是禁止状态。在使能寄存器中设置 LNOEN = 1 (寄存器 0x5, B2 位)，使能线路输出。

线路输入状态(SLI)

0 = 使能线路输入。

1 = 禁止线路输入。

SLI 说明线路输入处于使能还是禁止状态。在使能寄存器中设置 LNIEN = 1 (寄存器 0x5, B1 位)，使能线路输入。

DAC 状态(SDAC)

0 = DAC 正在工作，并已完成软启动。

1 = DAC 未工作，并已完成软停止。

SDAC 说明 DAC 处于工作状态并接收有效时钟信号，还是未处于工作状态。

立体声音频 DAC 和 DirectDrive 耳机放大器

音量寄存器(0x2)

表12. 音量(0x2)读/写寄存器位说明

B7	B6	B5	B4	B3	B2	B1	B0
MUTE	SLEW	VOL(5:0)					

摆率控制使能(SLEW)

1 = 使能摆率控制。

0 = 禁止摆率控制。

摆率控制可使耳机放大器在不同音量间平滑变化。禁止摆率控制时，音量立即发生变化。

静音使能(MUTE)

1 = 耳机输出静音。

0 = 耳机输出未静音。

设置 MUTE = 1 使耳机输出静音(HPR, HPL)。若使能了过零检测，则当音频信号第一次过零时耳机输出静音。

音量控制(VOL(5:0))

VOL(5:0)控制耳机放大器的音量衰减量。代码 0x00 为最大音量，而 0x28 至 0x3F 为完全衰减。当代码设置为 0x3F 且达到最低音量时，VMN 置 1。表 13 列出了每个代码对应的音量衰减量。

表13. 音量控制设置

VOL(5:0)	SETTING (dB)
0x00	+6.0
0x01	+5.5
0x02	+5.0
0x03	+4.5
0x04	+4.0
0x05	+3.5
0x06	+3.0
0x07	+2.5
0x08	+1.5
0x09	+0.5
0x0A	-0.5
0x0B	-1.5
0x0C	-3.5
0x0D	-5.5

VOL(5:0)	SETTING (dB)
0x0E	-7.5
0x0F	-9.5
0x10	-11.5
0x11	-13.5
0x12	-15.5
0x13	-17.5
0x14	-19.5
0x15	-21.5
0x16	-23.5
0x17	-25.5
0x18	-27.5
0x19	-29.5
0x1A	-31.5
0x1B	-33.5

VOL(5:0)	SETTING (dB)
0x1C	-35.5
0x1D	-37.5
0x1E	-39.5
0x1F	-41.5
0x20	-45.5
0x21	-49.5
0x22	-53.5
0x23	-57.5
0x24	-61.5
0x25	-65.5
0x26	-69.5
0x27	-73.5
0x28-0x3F	Mute
—	—

立体声音频 DAC 和 DirectDrive 耳机放大器

MAX9850

通用寄存器

表14. 通用读/写寄存器(0x3)位说明

B7	B6	B5	B4	B3	B2	B1	B0
GM(1:0)	GPD	DBDEL(1:0)	MONO	0	ZDEN		

GPIO 输出模式控制(GM(1:0))

00 = GPIO 输出低。

01 = GPIO 为高阻。

10 = GPIO 输出低，且使能 ALERT 输出脉冲功能。

11 = GPIO 为高阻，且使能 ALERT 输出脉冲功能。

GM(1:0) 设置 GPIO 输出状态，并使能或禁止 ALERT 输出脉冲功能。开漏极 GPIO 输出可以设置为输出静态高或低。GPIO 还可以设置为出现报警时，输出电平与设定输出状态反相的脉冲。状态 A 寄存器中 ALERT 置 1 时，出现报警。GPIO 配置为输入时，GM(1:0) 功能无效。

GPIO 方向(GPD)

1 = 配置 GPIO 为开漏极输出。

0 = 配置 GPIO 为输入。

GPD 状态决定了 GPIO 是输入还是输出。

去抖动延时控制(DBDEL(1:0))

00 = 禁止 HPS 去抖动延时。

01 = HPS 去抖动延时为 200ms。

10 = HPS 去抖动延时为 400ms。

11 = HPS 去抖动延时为 800ms。

DBDEL(1:0) 控制 HPS 去抖动时间长度。去抖动时间由电荷泵时钟导出。

单声道模式使能(MONO)

1 = 使能单声道模式。

0 = 禁止单声道模式，耳机输出为立体声模式。

设置 MONO = 1 强制耳机输出为单声道模式。立体声输入信号相加得到单声道信号。叠加的信号从左耳机输出端(HPL)输出。

过零检测使能(ZDEN)

1 = 使能过零检测功能。

0 = 禁止过零检测功能。

ZDEN = 1 时，音量变化、耳机输出静音、进入/退出关断等只能发生在音频信号的过零点。为获得最佳性能，设置 SR(1:0) 为 01。

中断使能寄存器

表15. 中断使能读/写寄存器(0x4)位说明

B7	B6	B5	B4	B3	B2	B1	B0
0	ISGPI0	ILCK	ISHPS	IVMN	0	0	IIOH

注意：下列中断均可配置为通过 GPIO 触发硬件中断。设置通用寄存器中的 GPD 与 GM(1:0)，使能 ALERT 输出脉冲功能。

GPIO 中断使能(ISGPI0)

1 = GPIO 为输入时，GPIO 的状态变化将使 ALERT 置 1。

0 = GPIO 为输入时，GPIO 的状态变化不使 ALERT 置位。

若 ISGPI0 = 1，当 GPIO 状态变化时 MAX9850 设置 ALERT = 1。该中断仅在 GPIO 为输入时有效。

PLL 锁定中断使能(ILCK)

1 = LCK 的状态变化将使 ALERT 置 1。

0 = LCK 的状态变化不使 ALERT 置位。

若 ILCK = 1，当 DAC 的内部 PLL 失锁或锁定到 LRCLK 时 MAX9850 设置 ALERT = 1。当 GPD = 1 时，配置 GM(1:0) 将 GPIO 配置为硬件中断，LCK 状态变化时通知 μC。

SHPS 中断使能(ISHPS)

1 = SHPS 的状态变化将使 ALERT 置 1。

0 = SHPS 的状态变化不使 ALERT 置位。

若 ISHPS = 1，当 SHPS 状态变化时 MAX9850 设置 ALERT = 1。

最小音量中断使能(IVMN)

1 = VMN 的状态变化将使 ALERT 置 1。

0 = VMN 的状态变化不使 ALERT 置位。

若 IVMN = 1，当耳机放大器到达最小输出音量时 MAX9850 设置 ALERT = 1。当 GPD = 1 时，设置 GM(1:0) 配置 GPIO 为硬件中断，当耳机输出音量经过配置并达到其最小值时，通知 μC。

MAX9850

立体声音频 DAC 和 DirectDrive 耳机放大器

耳机过流中断使能(IIOH)

1 = IOHL 或 IOHR 置 1 时, ALERT 置 1。

0 = IOHL 或 IOHR 置 1 时, ALERT 不置位。

若 IIOH = 1, 当一个或两个耳机放大器输出(HPL、HPR)出现过流状态时, MAX9850 设置 ALERT = 1。当 GPD = 1 时, 设置 GM(1:0)配置 GPIO 为硬件中断, 当耳机输出发生过流条件时, 通知 μC。

线路输出使能(LNOEN)

1 = 使能线路输出。

0 = 禁止线路输出。

LNOEN = 0 强制线路输出与耳机输出为高阻。设置 LNOEN = 1 使能线路输出。为了使耳机放大器正常工作, 必须使能线路输出。

使能寄存器

表 16. 使能读/写寄存器(0x5)位说明

B7	B6	B5	B4	B3	B2	B1	B0
SHDN	MCLKEN	CPEN (1:0)	HPEN	LNOEN	LNIEN	DACEN	

关断(SHDN)

1 = MAX9850 上电。

0 = MAX9850 处于低功耗关断模式。I²C 接口保持有效。

设置 SHDN = 1 使 MAX9850 上电。耳机放大器、主时钟、线路输入/输出、DAC、电荷泵和电荷泵时钟均有各自的使能位。只有在 SHDN = 1 后, MAX9850 的各个部分才能使能。

MCLK 使能(MCLKEN)

1 = MCLK 连接到 MAX9850。

0 = MCLK 从 MAX9850 断开。

为了使 DAC 正常工作, MCLKEN 必须置 1。MCLKEN = 0 时, 线路输入/输出与耳机放大器仍能工作, 但前提是电荷泵时钟从内部振荡器获得。

电荷泵使能(CPEN(1:0))

11 = 使能内部电荷泵。

00 = 禁止内部电荷泵。

10 与 01 = 无效。

使用线路输出与耳机放大器时, 设置 CPEN(1:0)为 11 使能电荷泵。

耳机输出使能(HPEN)

1 = 使能耳机输出。

0 = 禁止耳机输出。

设置 HPEN = 1 使能耳机输出。HPEN = 0 使耳机输出为高阻。为了使耳机放大器正常工作, 必须使能线路输出。

线路输入使能(LNIEN)

1 = 使能线路输入。

0 = 禁止线路输入。

LNIEN = 1 使能线路输入。LNIEN = 0 禁止线路输入。

DAC 使能(DACEN)

1 = 使能音频 DAC。

0 = 禁止音频 DAC。

DACEN = 1 使能 DAC 以及所有支持电路, 包括数字音频接口和内插 FIR 滤波器。DACEN = 0 使 DAC 与支持电路进入低功耗关断模式。

时钟寄存器

表 17. 时钟读/写寄存器(0x6)位说明

B7	B6	B5	B4	B3	B2	B1	B0
0	0	0	0	IC(1:0)	0	0	

内部时钟分频(IC(1:0))

00 = 内部时钟分频器透明传输($f_{ICLK} = f_{MCLK}$)。

01 = ($f_{ICLK} = f_{MCLK} / 2$)。

10 = ($f_{ICLK} = f_{MCLK} / 3$)。

11 = ($f_{ICLK} = f_{MCLK} / 4$)。

IC(1:0)控制内部时钟分频器, 决定从主时钟获得的内部时钟频率。

电荷泵寄存器

表 18. 电荷泵读/写寄存器(0x7)位说明

B7	B6	B5	B4	B3	B2	B1	B0
SR(1:0)	0			CP(4:0)			

立体声音频 DAC 和 DirectDrive 耳机放大器

MAX9850

摆率控制(SR(1:0))

00 = 耳机音量在 63μs 内从代码 0x00 变化到 0x28。当 ZDEN = 1 时，不推荐使用。

01 = 耳机音量在 125ms 内从代码 0x00 变化到 0x28。

10 = 耳机音量在 63ms 内从代码 0x00 变化到 0x28。

11 = 耳机音量在 42ms 内从代码 0x00 变化到 0x28。

设置 SR(1:0) 来设定 MAX9850 在两个音量间变化的速率。摆率控制还控制耳机输出从给出命令到静音或关断的时间。

电荷泵时钟分频器(CP(4:0))

CP(4:0) 控制电荷泵时钟分频器。电荷泵时钟频率(f_{CPCLK})从 ICLK 或内部振荡器获取。

设置 CP(4:0) = 0x00，使能 667kHz 内部振荡器。这就使耳机放大器和线路输出在 DAC 禁止时仍能工作。

设置 CP(4:0) 为 0x00 以外的值将禁止内部振荡器，并从 ICLK 获取电荷泵时钟。根据下式确定从 ICLK 产生 667kHz ±20% 电荷泵时钟的 CP(4:0) 数值：

$$f_{CP} = \frac{f_{MCLK}}{2 \times N_{CP(4:0)} \times SF}$$

式中：

f_{MCLK} = MCLK 频率。

$N_{CP(4:0)}$ = CP(4:0) 的十进制数值。从 ICLK 获得电荷泵时钟时， $N_{CP(4:0)}$ 必须大于 1。

f_{CP} = 电荷泵时钟频率。为了正常工作，应确保 f_{CP} = 667kHz ±20%。

SF = MCLK 比例因子。SF 是 IC(1:0) + 1 的十进制数值。

LRCLK MSB 与 LRCLK LSB 寄存器

表 19. LRCLK MSB (0x8) 与 LRCLK LSB (0x9) 读/写寄存器位说明

B7	B6	B5	B4	B3	B2	B1	B0
INT	MSB(14:8)						
	LSB(7:0)						

整型模式(INT)

1 = 配置 MAX9850 为整型模式。

0 = 配置 MAX9850 为非整型模式。

整型模式工作要求 ICLK 是 16 倍采样率(f_{LRCLK})的整数倍。参见 DAC 工作模式部分。整型模式下， $f_{LRCLK} = f_{ICLK} / (16 \times \text{LSB}(7:0))$ 。

LRCLK MSB 分频器(MSB(14:8))

只有在非整型模式下，才由 MSB(14:8) 和 LSB(7:0) 来确定 f_{LRCLK} (参见 DAC 工作模式部分)。非整型模式下有：

$$N_{MSB,LSB} = \frac{2^{22} \times f_{LRCLK}}{f_{ICLK}}$$

LRCLK LSB 分频器(LSB(7:0))

MAX9850 配置为非整型模式时，LSB(7:0) 与 MSB(14:8)一起用来设置 LRCLK 分频器。MAX9850 配置为整型模式时，只用 LSB(7:0) 来确定 f_{LRCLK} 。参见 DAC 工作模式部分。

数字音频寄存器

表 20. 数字音频读/写寄存器(0xA) 位说明

B7	B6	B5	B4	B3	B2	B1	B0
MAS	INV	BCINV	LSF	DLY	RTJ	WS(1:0)	

主机模式(MAS)

1 = 配置 MAX9850 为主机模式。

0 = 配置 MAX9850 为从机模式。

设置 MAS = 1 配置 MAX9850 为主机模式。主机模式下，LRCLK 和 BCLK 由 MAX9850 产生。设置 MAS = 0 配置 MAX9850 作为数字音频从机，从外部数字音频信号源接收 LRCLK 和 BCLK。

LRCLK 反相(INV)

1 = LRCLK 为高时送入左声道音频数据；LRCLK 为低时送入右声道数据。

0 = LRCLK 为低时送入左声道音频数据；LRCLK 为高时送入右声道数据。

设置 INV = 0，以满足 I²S 标准。

位时钟反相(BCINV)

1 = BCLK 的下降沿锁存 SDIN 上的数据。

0 = BCLK 的上升沿锁存 SDIN 上的数据。

设置 BCINV = 0，以满足 I²S 标准。

立体声音频 DAC 和 DirectDrive 耳机放大器

低位先行(LSF)

1 = 首先接收音频数据的 LSB。

0 = 首先接收音频数据的 MSB。

设置 LSF = 0，以满足 I²S 标准。

SDIN 延时(DLY)

1 = LRCLK 跳变后，在第二个 BCLK 的上升沿，音频数据锁存到 MAX9850。

0 = A LRCLK 跳变后，在第一个 BCLK 的上升沿，音频数据锁存到 MAX9850。

设置 DLY = 1，以满足 I²S 标准。

右对齐数据(RTJ)

1 = 音频数据右对齐。

0 = 音频数据左对齐。

I²S 数据为左对齐，设置 RTJ = 0，以符合 I²S 标准的要求。

字长选择(WS(1:0))

00 = 音频字长为 16 位。

01 = 音频字长为 18 位。

10 = 音频字长为 20 位。

11 = 音频字长为 24 位。

通过设置 WS(1:0) 来选择输入数据的字长。音频数据字长的设置确保了接收输入数据字时输出正确的 BCLK 周期数。

数字音频接口

MAX9850 通过 3 线接口接收串行数字音频数据。数据可以是右对齐或左对齐，MSB 或 LSB 先行，或 I²S 兼容格式。3 线串行总线包含两个分时复用的音频通道(SDIN)、通道选择线(LRCLK)和位时钟线(BCLK)。音频接口的配置由数字音频寄存器来控制，见表 20。表 21 列出了典型

表 21. 音频数据字长

FORMAT	DIGITAL AUDIO REGISTER CODE (0xA)
Left-Justified Audio Data	X0000000
Right-Justified Audio Data	X0000100
I ² S-Compatible Audio Data	X0001000

的数字音频格式、所需的数字音频寄存器代码。图 4 说明了右对齐、左对齐和 I²S 兼容音频数据之间的区别。

主机模式下，MAX9850 通过 ICLK 产生 BCLK 和 LRCLK，见内部定时部分。从机模式下，MAX9850 从外部数字音频信号源接收 LRCLK 和 BCLK。

工作在从机模式时，MAX9850 能够以超出 WS(1:0) 中设置的额外 BCLK 脉冲接收右对齐或左对齐的数据。使用 I²S 标准时，音频数据最高有效位必须在 LRCLK 跳变后的第二个 BCLK 的上升沿锁存到 SDIN。MAX9850 支持的时钟与数据之间的时序关系见图 4。

MAX9850 可以配置用来接收 16、18、20 或 24 位数据。主机模式下，MAX9850 恰好产生所设置的 BCLK 周期数。根据表 22，用 WS(1:0)(寄存器 0xA，B0 和 B1 位) 设置音频数据字长，以确保 MAX9850 输出正确的 BCLK 周期数，用来接收输入数据字。

表 22. 音频数据字长

WS(1:0)	DATA WORD SIZE (BITS)
0x0	16
0x1	18
0x2	20
0x3	24

内部数字处理分辨率为 18 位宽。超过 18 位的数据字将被截断。比设定字长短的数据字，将由内部在缺少的位置补 0。

I²C 兼容串行接口

MAX9850 具有 I²C/SMBusTM 兼容的 2 线串行接口，接口由串行数据线(SDA)和串行时钟线(SCL)组成。通过 SDA 和 SCL，MAX9850 能够以高达 400kHz 的时钟速率与主机通信。图 5 所示为 2 线接口时序图。主机产生 SCL 并启动总线上的数据传输。

主机向 MAX9850 写入数据时，首先发送正确的从机地址，接下来发送寄存器地址，然后是数据字。每个传输序列由 START (S) 或 REPEATED START (Sr) 条件和 STOP (P) 条件构建成帧。发送到 MAX9850 的每个字都是 8 位长，并跟随一个应答时钟脉冲。

SMBus 是 Intel Corp. 的商标。

立体声音频 DAC 和 DirectDrive 耳机放大器

MAX9850





图4. 右对齐、左对齐音频数据格式(从机模式, 16位数据)

图5. I²C线接口时序图

从 MAX9850 读取数据的主机发送正确的从机地址，并跟随一串共 9 个 SCL 脉冲。MAX9850 与主机产生的 SCL 脉冲同步地向 SDA 发送数据。主机收到每个数据字节时应答。每个读时序由 START 或 REPEATED START 条件、非应答和一个 STOP 条件构成。

SDA 可以用作输入和开漏极输出。SDA 总线需要典型值大于 500Ω 的上拉电阻。SCL 只能用作输入。若总线上有多个主机，或单主机系统的主机使用开漏极 SCL 输出，则 SCL 需要典型值大于 500Ω 的上拉电阻。SDA 与 SCL 线

上的串联电阻是可选的。串联电阻保护 MAX9850 的数字输入免受总线上高电压尖峰影响，并减小串扰与总线信号的负尖峰。

位传输

每个 SCL 周期中传输 1 个数据位。SDA 上的数据在 SCL 脉冲高电平期间必须保持稳定。SCL 为高时 SDA 上的变化表示控制信号（见 START 与 STOP 条件部分）。I²C 总线空闲时，SDA 和 SCL 的空闲状态为高。

立体声音频 DAC 和 DirectDrive 耳机放大器




图6. START、STOP 和 REPEATED START 条件




图7. 应答

START与STOP条件

不使用总线时，SDA和SCL的空闲状态为高。主机通过发出 START 条件来启动通信。START 条件是 SCL 为高时，SDA 上由高到低的跳变。STOP 条件是 SCL 为高时，SDA 上低到高的跳变(图6)。来自主机的 START 条件通知 MAX9850 一次传输的开始。主机通过发出 STOP 条件终止传输并释放总线。若产生的是 REPEATED START 条件，而不是 STOP 条件，则总线保持有效。

提前 STOP 条件

MAX9850 在数据传输过程中可随时识别 STOP 条件，除非 STOP 条件与 START 条件出现在同一个高脉冲期间。为了正常工作，不要在同一个 SCL 高脉冲期间发送 START 条件和 STOP 条件。

表23. MAX9850 地址映射

ADD	MAX9850 SLAVE ADDRESS							
	A6	A5	A4	A3	A2	A1	A0	R/W
GND	0	0	1	0	0	0	0	X
AV _{DD}	0	0	1	0	0	0	1	X
SDA	0	0	1	0	0	1	1	X

X = 无关。

从机地址

MAX9850 可以设置为三个从机地址之一(见表23)。这些从机地址是唯一的器件 ID。将 ADD 连至 GND、AV_{DD} 或 SDA 来设置 I²C 从机地址。地址定义为 7 个最高有效位 (MSB) 后紧接着 R/W 位。将 R/W 位置 1 配置 MAX9850 为读模式。将 R/W 位清 0 配置 MAX9850 为写模式。地址是 START 条件之后发送到 MAX9850 的第一字节信息。

应答

应答位(ACK)是与时钟脉冲对应的第9位，是在写模式下 MAX9850 对接收的每个数据字节产生的握手(见图7)。若前一字节成功接收，MAX9850 则在主机产生的整个第9个时钟脉冲过程中拉低 SDA。监视 ACK 可以检测失败的数据传输。若接收器件忙或出现系统故障，则会出现失败的数据传输。万一出现失败的数据传输，总线主机可能重试通信。

MAX9850 处于读模式时，主机在第9个时钟周期中拉低 SDA，作为接收数据的应答。每个读字节后，主机发送应答，允许数据传输继续进行。主机从 MAX9850 读取最后一个数据字节时，发送非应答和后续的 STOP 条件。

立体声音频 DAC 和 DirectDrive 耳机放大器

MAX9850

写数据格式

对 MAX9850 的写操作包括 START 条件、R/W 位清 0 的从机地址(参见表 23)、用来配置内部寄存器地址指针的一个数据字节、一个或多个数据字节以及 STOP 条件的传输。图 8 说明了向 MAX9850 写一个数据字节的正确帧格式。

R/W 位清 0 的从机地址说明主机将向 MAX9850 写数据。MAX9850 在主机产生的第 9 个 SCL 脉冲过程中，对接收的地址字节作出应答。

主机发送的第 2 个字节用来配置 MAX9850 的内部寄存器地址指针。该指针通知 MAX9850 写下一数据字节的位置。MAX9850 收到地址指针数据时发送应答脉冲。

发送到 MAX9850 的第 3 个字节包含将要写入选定寄存器的数据。MAX9850 发出的应答脉冲说明接收到该数据字节。每次接收到数据字节后，地址指针自动递增到下一个寄存器地址。该自动递增特性允许主机在一个连续帧内写一串寄存器。图 9 说明了如何用 1 帧写多个寄存器。主机发出 STOP 条件说明传输结束。

大于 0xA 的寄存器地址是保留的。不要写这些地址。




图 8. 向 MAX9850 写一个数据字节




图 9. 向 MAX9850 写 n 个数据字节

立体声音频 DAC 和 DirectDrive 耳机放大器




图10. 从 MAX9850 读一个数据字节




图11. 从 MAX9850 读 n 个字节

在发出读命令之前，可以将地址指针预置到指定寄存器。主机预置地址指针的过程是，首先发送 R/W 为 0 的 MAX9850 从机地址，紧接着发送寄存器地址。然后发送 REPEATED START 条件，紧接着是 R/W 位为 1 的从机地址。MAX9850 发送指定寄存器的内容。发送第一个字节后，地址指针自动递增。试图读取地址高于 0xB 寄存器的命令将导致反复读取 0xB。请注意 0xB 是保留寄存器。

主机在应答时钟脉冲内对接收到的每个读字节作出应答。主机必须对最后一个字节以外的所有正确接收的字节作出应答。最后一个字节必须紧跟一个来自主机的非应答，然后是 STOP 条件。图 10 说明了从 MAX9850 读取一个字节的帧格式。图 11 说明了从 MAX9850 读取多个字节的帧格式。

应用信息

MAX9850 的上电/断电

MAX9850 在低功耗关断模式下上电时，DAC、耳机、线路输入与输出均禁止。为了使必要的电路有效工作，需要使用使能寄存器中的 CPEN(1:0) (寄存器 0x5, B5 和 B4

位)激活电荷泵。在使能寄存器中设置适当的位，将使能 MAX9850 中期望的电路功能。最后需要将整体关断位 SHDN (寄存器 0x5, B7 位) 置 1。可以通过一次 I²C 写操作置位所有使能位。

将 MAX9850 从关断中唤醒之前，配置 I²C 寄存器是良好的习惯。其中包括设置初始音量、DAC 工作模式、立体声或单声道工作以及音频接口设置。设置好所有寄存器后再使 MAX9850 上电将确保音频输出不中断。

一旦向使能寄存器写入合适的字节，电荷泵便启动并建立内部电源电压。电荷泵使能后约 10ms，MAX9850 将做好工作准备。在这段时间里，选定的耳机输出也将完成无杂音的上电时序。一旦耳机做好工作准备，则耳机放大器状态位(SHP) (寄存器 0x1, B3 位置 1)。线路输入与输出若被使能，也将在这 10ms 启动周期内导通。

在使能线路输入放大器之前，应等待交流耦合电容稳定。即便 MAX9850 处于关断状态下，输入耦合电容也会充电至驱动器件的输出偏置电压。在绝大多数应用中，系统上电后，输入 AC 耦合电容立刻被充电，并可以使用。

立体声音频 DAC 和 DirectDrive 耳机放大器

MAX9850




图 12. 立体声扬声器

在被使能并接收 32 个 LRCLK 周期后，DAC 开始其软启动过程。所有内部滤波器被启动，DAC 增益逐步上升至最大。MAX9850 耳机输出由耳机放大器音量设置决定。

MAX9850 断电前，通过将 MUTE (寄存器 0x2, B7 位) 置 1，静音音频输出。逐渐降低音量至最大衰减量，是输出静音的另一种方法。输出达到最大衰减时，状态 A 寄存器中的 VMN (寄存器 0x0, B3 位) 通知 μC。一旦音频被完全衰减，则禁止耳机与线路输出。一旦音频被完全衰减，耳机与线路输出在听不见的杂音情况下，可以在 50μs 内被禁止。输出被禁止后，将 MAX9850 置为关断状态。

立体声扬声器

MAX9850 可以与立体声扬声器放大器一起创建完整的扬声器放大方案。MAX9701，或其他 Maxim 立体声扬声器放大器可以用来驱动扬声器，而利用 MAX9850 集成的 DirectDrive 耳机放大器驱动耳机(见图 12)。

配置 GPIO，未连接耳机时输出高，连接耳机时输出低。连接 GPIO 至 MAX9701 的 SHDN 控制。配置中断使能寄存器，当 HPS 改变状态时，将 ALERT (寄存器 0x0, B7 位) 置位。μC 查询状态 A 寄存器并等待 HPS 改变状态时的 ALERT 置位。ALERT 置位时，μC 改变 GPIO 的状态，在耳机连接时关闭扬声器放大器，或在未连接耳机时使能扬声器放大器。

立体声音频 DAC 和 DirectDrive 耳机放大器

MAX9850




图13. 蜂窝电话音频系统

蜂窝电话音频系统

MAX9850 是完整的蜂窝电话音频放大方案。在典型应用中，数字音频总线上的应用处理器可产生并输出铃音。连接基带 IC 至 MAX9850 线路输入，INR 和 INL。耳机放大器输出数字音频与线路输入的叠加信号(见图 13)。

耳机短路

在短路情况下，耳机放大器每声道电流将近 $\pm 300\text{mA}$ 。MAX9850 被设计为可以连续承受这样的电流。为了避免不必要的电池损耗，建议使能 IOHR 和 IOHL 硬件中断。 μC 可响应中断并关闭耳机放大器，然后等待一定延时周期。

只有右声道出现耳机短路情况时，还可能表示插入立体声插孔的是单声道耳机。于是 μC 可以通过将 MAX9850 置为单声模式，自动禁止右声道。这就区分了单声道插孔检测与短路条件。

印刷电路板布局与旁路

良好的印刷电路板布线是获得最佳性能的关键。在电源输入和放大器输出端使用宽的走线，以降低引线的寄生电阻引起的损耗，并改善器件的散热。良好的接地可以改善音频性能、减小通道间串扰，并防止数字开关噪声耦合到音频信号中。在印刷电路板上将 PGND、DGND 和 AGND 单点连接。将 DGND、PGND 及所有传输开关瞬态信号的引线避开 AGND 和模拟音频信号通道的布线或元件。

将与电荷泵有关的所有元件连接到 PGND。在器件上将 PV_{SS} 与 SV_{SS} 连接。将电荷泵电容尽可能靠近 PV_{SS} 摆放。确保 C2 连接到 PGND。用 1 μF 电容将 PV_{DD} 旁路到 PGND。将旁路电容尽可能靠近器件摆放。

MAX9850 的薄型 QFN 封装下方有裸露的散热焊盘。这个焊盘提供从管芯到印刷电路板的直接导热通道，用来降低封装的热阻。如果可能的话，将裸露的散热焊盘连接到电气绝缘的大面积铜焊盘上。若不能悬空，则将其连接到 AGND。

立体声音频 DAC 和 DirectDrive 耳机放大器


MAX9850

芯片信息

TRANSISTOR COUNT: 104,069

PROCESS: BiCMOS

引脚配置




MAXIM

35

立体声音频 DAC 和 DirectDrive 耳机放大器

MAX9850

封装信息

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外形信息，请查询 www.maxim-ic.com.cn/packages。)

COMMON DIMENSIONS										EXPOSED PAD VARIATIONS									
PKG.	16L 5x5	20 5x5	28L 5x5	32L 5x5	40L 5x5	PKG.	D2	E2	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.		
SYMBOL	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	
A	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	
A1	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05	
A2	0	0.20	REF.	0	0.20	REF.	0	0.20	REF.	0	0.20	REF.	0	0.20	REF.	0	0.20	REF.	
b	0.25	0.30	0.35	0.25	0.30	0.35	0.20	0.25	0.30	0.20	0.25	0.30	0.15	0.20	0.25	0.20	0.25	0.25	
D	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	
E	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	
e	0.80	0.85	0.90	0.85	0.90	0.95	0.80	0.85	0.90	0.80	0.85	0.90	0.75	0.80	0.85	0.70	0.80	0.85	
k	0.25	-	0.25	-	0.25	-	0.25	-	0.25	-	0.25	-	0.25	-	0.25	-	0.25	-	
N	16	-	20	-	28	-	32	-	40	-	-	-	-	-	-	-	-	-	
ND	4	-	5	-	7	-	8	-	10	-	-	-	-	-	-	-	-	-	
NE	4	-	5	-	7	-	8	-	10	-	-	-	-	-	-	-	-	-	
JEDEC	WQHQB	WQHQC	WQHDI	WQHHD-1	WQHHD-2	

NOTES:

1. DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
2. ALL DIMENSIONS ARE IN MILLIMETERS. ANGLES ARE IN DEGREES.
3. N IS THE TOTAL NUMBER OF TERMINALS.

THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JEDEC MO220, EXCEPT TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.

DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.25 mm AND 0.30 mm FROM TERMINAL TIP.

ND AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.

DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.

COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.

DRAWING CONFORMS TO JEDEC MO220, EXCEPT EXPOSED PAD DIMENSION FOR T2855-3 AND T2855-6.

WIRE SHALL NOT EXCEED 0.10 mm.

MARKING IS FOR PACKAGE ORIENTATION REFERENCE ONLY.

NUMBER OF LEADS SHOWN ARE FOR REFERENCE ONLY.

LEAD CENTERLINES TO BE AT TRUE POSITION AS DEFINED BY BASIC DIMENSION "e", ± 0.05 .

DRAWING NOT TO SCALE-

DALLAS SEMICONDUCTOR MAXIM

PACKAGE OUTLINE: 16, 20, 28, 32, 40L THIN QFN, 5x5x0.8mm

APPROVAL: DOCUMENT CONTROL NO: 21-0140 REV: J 1/2

SEE COMMON DIMENSIONS TABLE

MAX9850 封装码: T2855-6

Maxim 不对 Maxim 产品以外的任何电路使用负责，也不提供其专利许可。Maxim 保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。



MAX9850评估系统/评估板

评估板：MAX9850

概述

MAX9850评估系统(EV system)包含了MAX9850评估板(EV kit)，配套的Maxim命令模块(CMOD232)接口板和相关软件。

MAX9850评估板是完全安装并经过测试的表面贴装电路板(PCB)，用于评估内置耳机驱动器的MAX9850立体声耳机DAC。评估板设计由Sony/Philips数字接口(S/PDIF)音源驱动，并可以配置为接受通用数字音频或I²S兼容信号。评估板提供RCA插座，用于连接模拟输入信号。一个3.5mm耳机插座提供了耳机至PCB的简易连接。

Maxim命令模块接口板(CMOD232)允许PC通过其串口模拟I²C 2线接口。Windows® 98/2000/XP兼容软件可以从Maxim网站下载，软件具有友好的用户界面，用于演示MAX9850的功能。软件采用菜单驱动，提供图形用户界面(GUI)，并具有按钮控制和状态显示。

MAX9850评估系统(MAX9850EVCMOD2#)包含了评估板和CMOD232接口板。如果您已经拥有了命令模块接口，请定购MAX9850评估板(MAX9850EVKIT#)。

特性

- ◆ 1.8V至3.6V单电源工作
- ◆ I²C兼容2线串行接口
- ◆ 可选择光/电S/PDIF输入
- ◆ 板载12MHz晶振
- ◆ 板载数字音频接收器
- ◆ 无任何杂音
- ◆ 易于使用的菜单驱动软件
- ◆ 完全安装并经过测试
- ◆ 包括Windows 98/2000/XP兼容软件和PCB演示板

订购信息

PART	TEMP RANGE	IC PACKAGE	I ² C INTERFACE TYPE
MAX9850EVKIT#	0°C to +70°C	28 TQFN	Not included
MAX9850EVCMOD2#	0°C to +70°C	28 TQFN	CMOD232

#表示符合RoHS标准。

注：使用软件时，必须采用CMOD232接口板将评估板连接至计算机。

Windows是Microsoft Corp.的注册商标。

MAX9850评估系统

PART	QTY	DESCRIPTION
MAX9850EVKIT#	1	MAX9850 EV kit
CMOD232+	1	SMBus/I ² C interface board
AC Adapter	1	9VDC at 200mA (powers the CMOD232 board)

#表示符合RoHS标准。

+表示无铅并符合RoHS标准。

MAX9850评估板

DESIGNATION	QTY	DESCRIPTION
C1, C2	2	220µF ±20%, 6.3V tantalum capacitors (C-case) AVX TPSC227M006R0070 or AVX TPSC227M006R0100
C3, C4	0	Not installed, capacitors (C-case)

MAX9850评估板(续)

DESIGNATION	QTY	DESCRIPTION
C5-C8	4	10µF ±20%, 6.3V X5R ceramic capacitors (0805) TDK C2012X5R0J106M
C9-C12, C15-C23, C30, C31, C37, C43	17	1.0µF ±20%, 6.3V X5R ceramic capacitors (0402) TDK C1005X5R0J105M
C13	1	2.2µF ±20%, 6.3V X5R ceramic capacitor (0603) TDK C1608X5R0J225M
C14	1	0.47µF ±20%, 16V X7R ceramic capacitor (0603) TDK C1608X7R1C474M
C24-C29, C35, C44, C45	9	0.1µF ±20%, 10V X5R ceramic capacitors (0402) TDK C1005X5R1A104M



Maxim Integrated Products 1

本文是Maxim正式英文资料的译文，Maxim不对翻译中存在的差异或由此产生的错误负责。请注意译文中可能存在文字组织或翻译错误，如需确认任何词语的准确性，请参考Maxim提供的英文版资料。

索取免费样品和最新版的数据资料，[请访问Maxim的主页](http://www.maximintegrated.com)：TEL:13013652265 QQ:38537442

MAX9850评估系统/评估板

元件列表(续)

DESIGNATION	QTY	DESCRIPTION
C32, C33, C34, C36, C38, C39	6	0.01 μ F \pm 5%, 25V C0G ceramic capacitors (0603) TDK C1608C0G1E103J
C40	1	0.022 μ F \pm 10%, 25V X7R ceramic capacitor (0402) TDK C1005X7R1E223K
C41	1	1000pF \pm 5%, 50V C0G ceramic capacitor (0603) TDK C1608C0G1H102J
C42	0	Not installed (0603)
J1	1	2 x 10 right-angle female receptacle
J2	1	Digital audio optical receiver Toshiba TORX147L
J3, J5	2	Phono jacks, red
J4, J6	2	Phono jacks, white
J7	1	Phono jack, yellow
J8	1	Switched stereo headphone jack (3.5mm dia)
J9	1	SMA PC-mount connector
J10	1	8-pin header
JU1	1	Dual-row 6-pin header
JU2	1	2-pin header
JU3	1	3-pin header
L1	1	3.3 μ H \pm 10%, 270mA inductor (1812) Coilcraft 1812CS-332XKL
L2	1	47 μ H \pm 10%, 200mA inductor (1812) Coilcraft 1812LS-473XKL
R1, R2, R3,	4	1k Ω \pm 5% resistors (0603)
R4	1	47k Ω \pm 5% resistor (0603)
R5	1	75 Ω \pm 5% resistor (0603)
R6, R7, R8, R12	0	Not installed, resistors (0603)
R9, R10	2	1k Ω \pm 5% resistors (0402)

DESIGNATION	QTY	DESCRIPTION
R11	1	3.01k Ω \pm 1% resistor (0603)
R14	0	Not installed, resistor—short (PC trace) (1206)
R15	1	4.7k Ω \pm 5% resistor (0603)
SW1	0	Not installed
U1	1	Stereo audio DAC (28 TQFN) Maxim MAX9850ETI+
U2	1	192kHz digital audio receiver (28 TSSOP) Cirrus Logic CS8416-CZZ
U3	1	Level translator (10 μ MAX®) Maxim MAX1840EUB+
U4	1	16-bit, dual-supply bus transceiver (48 TSSOP) Texas Instruments SN74AVCAH164245GR
U5	1	Dual/triple voltage microprocessor supervisor (5 SC70) (Top Mark: AFS) Maxim MAX6736XKTD3+
U6, U7	2	2:1 noninverting multiplexers (6 SC70) Fairchild Semi NC7SV157P6X_NL (Top Mark: VF7)
U8	1	Schmitt trigger buffer (5 SC70) Fairchild Semi NC7SV17P5X_NL (Top Mark: V17)
Y1	1	Low-jitter crystal clock oscillator CTS Frequency Controls CB3LV-3C-12.0000-T
—	3	Shunts
—	1	PCB: MAX9850 Evaluation Kit#

#表示符合RoHS标准。

元件供应商

SUPPLIER	PHONE	FAX	WEBSITE
AVX Corp.	843-946-0238	843-626-3123	www.avxcorp.com
Coilcraft, Inc.	847-639-6400	847-639-1469	www.coilcraft.com
TDK Corp.	847-803-6100	847-390-4405	www.component.tdk.com

注：与上述元件供应商联系时，请说明您正在使用的是MAX9850。

 μ MAX是Maxim Integrated Products, Inc.的注册商标。

MAX9850评估系统/评估板

MAX9850评估文件

FILE	DESCRIPTION
INSTALL.EXE	Installs the EV kit files on your computer
MAX9850.EXE	Application program
UNINST.INI	Uninstalls the EV kit software

快速入门

推荐设备

- 操作系统为Windows 98、2000或XP的计算机
- 串口(即计算机后面的9针插座)
- 标准9针直通电缆(串口延长电缆)，用于连接计算机串口和Maxim命令模块接口板
- 带有墙上适配器电源的CMOD232命令模块
- 两个3.0V/100mA直流电源
- 一对耳机(阻抗为16Ω或更大)
- 一个数字音频S/PDIF信号源

步骤

MAX9850评估板经过完全安装和测试。按照以下步骤验证电路板的工作情况。**注意：在完成所有连线之前，不要打开电源。**

命令模块设置

- 1) 将两个开关(SW1)均置于导通位置，使能命令模块的SDA/SCL上拉电阻。
- 2) 在VDD选择跳线的引脚1-2之间安装短路器，将命令模块的工作电压设置为3.3V。
- 3) 在计算机串口与命令模块(CMOD232)接口板之间连接一根电缆。采用9针直通电缆连接。为避免损坏评估板或计算机，不要采用9针空调制解调电缆或者其他任何与直通电缆外形相似的专用接口电缆。
- 4) 将提供的墙上适配器电源连接至CMOD232电路板。

评估板设置

- 1) 从www.maxim-ic.com.cn/evkitsoftware下载最新版本的评估软件9850Rxx.ZIP，将评估软件保存在一个临时文件夹并解压缩ZIP文件。
- 2) 运行临时文件夹中的INSTALL.EXE程序，在计算机上安装评估软件。软件将复制程序文件并在Windows的Start | Programs菜单中创建图标。
- 3) 检查跳线JU1的引脚1-2之间是否安装了短路器，确认将MAX9850的I²C地址设置为0x20h。
- 4) 确认在跳线JU2上安装了短路器。
- 5) 将一个3.0V电源连接至DVDD以及相应的GND焊盘。
- 6) 将另一个3.0V电源连接至PVDD以及相应的GND焊盘。
- 7) 将S/PDIF信号源连接至J2(光接收器)或J7(电接收器输入)。
- 8) 将一对16Ω耳机插入耳机插座J8。
- 9) 小心连接MAX9850评估板的20引脚连接器与CMOD232接口板的20引脚插头，对齐后轻轻按下，将其连接在一起。
- 10) 将CMOD232的墙上适配器插入电源插座。
- 11) 打开两个3.3V电源。
- 12) 打开立体声音源。
- 13) 点击Start | Programs菜单中的图标，启动MAX9850程序。
- 14) 通过Interface文本框中的“Status: MAX9850 Operational”，检查确认器件正常工作。
- 15) 利用软件提供的“auto setup”功能对MAX9850进行自动配置。




图1. MAX9850评估板软件主窗口

软件详细说明

注：粗体字部分表示软件中用户可选的功能和状态标记。

用户接口面板

用户界面(图1)操作简单：可使用鼠标或结合Tab键和箭头键来操作软件。每个按钮对应命令和配置字节中的位。通过点击按钮，可产生相应的I^C写操作，更新MAX9850内部寄存器或板载S/PDIF接收器。

软件将评估板功能分为几个逻辑模块。Interface框指示上次读/写操作后Device Address、Register Address Sent及Data Sent/Received的当前值。这些数据用于确认器件工作正常。通过切换相应标签页设置Headphone、Power、Clock Setup、Digital Audio/Configuration和Receiver功能。通过MAX9850 Status框显示MAX9850的状态并进行中断控制。状态条显示重要的MAX9850时钟信息。

MAX9850评估系统/评估板

评估板：
MAX9850

点击POR Reset按钮，使评估板进入上电复位状态。取消选中MAX9850 Global Shutdown复选框，使MAX9850进入上电状态。选中Receiver Enabled复选框，使接收器(U2)进入上电状态。

MAX9850评估板软件还提供附加功能以简化操作。Automatic Diagnostics检测命令模块电路板和MAX9850评估板，以确定所有连接正确，并且所有器件工作正常。该功能将在I²C总线上建立一些操作。Silence I²C-bus Activity复选框将减少I²C总线活动，以便简化示波器操作。

Auto Setup功能进一步简化了用户输入操作。点击该按钮后，软件将执行下列操作：

- 1) 搜索评估板S/PDIF输入端的有效信号；然后相应地设置板载复用器。
- 2) 给接收器IC及MAX9850评估板的关键部分上电。
- 3) 根据接入的主时钟频率设置内部时钟分频器。




图2. MAX9850评估板软件状态窗口

- 4) 根据期望的工作模式设置MSB(14:8)和LSB(7:0)。
- 5) 若MAX9850不采用内部振荡器，需设置电荷泵的时钟分频控制位。

Auto Setup按钮用于简化用户操作，将评估板置于已确认能正常运行的工作模式。

MAX9850状态/中断

MAX9850评估板软件缺省设置为不断轮询器件的新的状态数据，并监视报警状态。状态寄存器内容在MAX9850 Status组合框中显示(图2)。选中所期望的状态信息旁边的复选框，当GPIO状态、PLL锁定、耳机连接状态、音量或输出过载状态发生变化时，将触发相应中断。

取消选中Automatic Status Read复选框(图1)可禁止数据的连续轮询。点击Read Status按钮，手动读取状态寄存器。

如果产生了中断，在中断状态标签旁边会出现INTERRUPT消息。如果选中中断使能，程序将禁止自动读取状态寄存器。

状态条

状态条(图3)显示MAX9850主时钟、内部时钟和电荷泵时钟频率。缺省设置为自动更新状态条，但可关闭这项功能(参见时钟设置部分)。

耳机控制

耳机选项标签(图1)允许对MAX9850耳机相关的控制进行设置。

通过调节Volume Control滑动条，可以以dB增量调节耳机音量。dB间隔并不是均匀分布，详细内容参见MAX9850数据资料。另外，也可以在Volume Control滑动条下面的文本框输入数值调节音量。如果输入的数值与预设的dB增量不匹配，软件会自动将其四舍五入至与之最接近的有效dB增量，并发送相应的I²C数据至MAX9850。选中Mute复选框，使耳机输出静音。

Headphone Features选项框中提供了其他耳机控制功能。Slew Rate Control通过对应的复选框和下拉框进行




图3. MAX9850评估板软件状态条




图4. MAX9850评估板软件电源标签

配置。Zero-Crossing Detection和Debounce Delay也可以通过接口进行控制。有关过零检测和去抖延迟的详细内容，请参考MAX9850数据资料。选中Force Headphone Mono Mode复选框，会使右声道静音，并且从左声道输出左/右声道音频信号混合的单声道信号。

电源管理

MAX9850的电源管理功能可通过Power标签(图4)进行配置。

MCLK输入、电荷泵、线路输出、线路输入、DAC输入和耳机输出的电源使能可通过Power Management复选框配置。

MAX9850的电荷泵工作于内部666.7kHz振荡器频率，或从主时钟获取的频率。选中Use Internal Oscillator复选框，设置MAX9850使用内部振荡器。取消选中Use Internal Oscillator复选框时，可通过调节Clock Division Ratio滑动条来设置电荷泵时钟分频比。时钟分频的详细内容，请参考MAX9850数据资料。

MAX9850评估系统/评估板

评估板：MAX9850




图5. MAX9850评估板软件时钟设置标签

缺省状态下，当激活一个控制选项时，MAX9850评估板软件写入寄存器。同一I²C写操作过程中，选中Simultaneous Shutdown复选框以关闭多个选项。根据期望的工作模式调整其它的电源控制选项，然后点击GO按钮。新选项的寄存器内容将通过一个I²C写命令发送。

时钟设置

通过Clock Setup标签(图5)来设置MAX9850的时钟配置。板载多路复用器连接高频方波信号至MAX9850的MCLK输入。选中Recovered Master Clock复选框，使用S/PDIF主时钟。选中On-Board Crystal Oscillator复选框，则使用12MHz晶振。另外，选中User Provided Clock复选框，

MAX9850评估系统/评估板




图6. 主机(非整数型)模式




图7. 主机(整数型)模式

可选择MAX9850评估板J9连接的时钟。在User Provided Clock选项下面的Frequency框中输入适当的频率值。根据期望工作模式(参见MAX9850模式设置部分)，数字音频数据可与主时钟信号保持同步。板载S/PDIF接收器完成数字音频数据与所选的MAX9850主时钟信号的同步。选中Synchronize Data with Clock复选框，可将数字音频数据同步至MAX9850的主时钟。

注：采用Recovered Master Clock作为主时钟频率时，数字音频数据将一直保持同步。

MAX9850 IC全部采用主时钟分频信号(参见MAX9850模式设置部分)。在Internal Clock Divide Ratio的下拉选项框中选择期望的内部时钟分频比。

MAX9850评估板软件可计算主时钟、内部时钟和电荷泵时钟频率。点击Update Clocks in Status Bar按钮，可显示计算出的频率值。选中Automatically Update Clocks复选框，将定期更新计算结果。

MAX9850模式设置

MAX9850 Mode Setup窗口的外观会根据所选模式变化。图6至图9所示为不同外观的窗口。

MAX9850评估板软件的Master (Non-Integer)和Master (Integer)模式(图6和图7)工作方式基本相同。选中Manual Control复选框，可直接写入MAX9850寄存器。在Master (Non-Integer)模式的MSB/LSB编辑框以及Master (Integer)




图8. 从机(非整数型)模式

模式的LSB编辑框中输入数值，并点击Update按钮对MAX9850进行写操作。另外，可选择Automatic模式，并将期望的左/右声道时钟频率输入Desired LRCLK Freq编辑框中。评估板软件将自动计算正确的MSB/LSB值，并将它们写入MAX9850寄存器。

MAX9850评估系统/评估板

评估板：MAX9850




图9. 从机(整型)模式

MAX9850工作于Slave (Non-Integer)模式(图8)时和MSB或LSB寄存器无关。通过在LSB编辑框中输入数值，可以人工操作Slave (Integer)(图9)模式。采用Automatic模式时，MAX9850评估板软件计算出正确的LSB值，并将其写入对应的IC寄存器中。

数字音频/配置

通过Digital Audio/Configuration标签(图10)可设置数字音频控制及其它各种配置选项。

除串口数据延迟之外，MAX9850还可以接收反相时钟(BCLK)或者左/右声道选择时钟(LRCLK)。选中期望的Invert或Delay复选框，来设置MAX9850。从Data Format和Justification下拉菜单中选择期望的配置。

MAX9850评估板软件设计用于控制板载S/PDIF接收器芯片和MAX9850。为保持两片IC间的数据链路，MAX9850评估板软件在Signals和Word Size组合选项框中均有Lock选项。选中Signals/Lock复选框时，评估板软件将确保MAX9850和板载S/PDIF接收器的BCLK Invert、LRCLK Invert、SDIN/OUT Delay和Justification的设置相匹配。

选中Word Size/Lock复选框时，评估板软件将确保MAX9850和板载S/PDIF接收器的字长设置相匹配。

例如，当MAX9850 BCLK Invert复选框状态改变时，MAX9850评估板软件会自动改变Receiver BCLK Invert复选框状态，使其与之匹配。所有相应的I²C数据将发送至这两片IC，且系统继续保持正常工作。

注：取消选中任意一个锁定复选框时，将会使软件进入非正常工作状态。可能出现不可预知的结果。

在该标签内还可配置MAX9850的GPIO。点击对应的单选框选择Pin Direction或GPIO Output State。选中Enable Interrupt on GPIO复选框，使MAX9850内部中断信号通过GPIO引脚输出。

接收器

MAX9850评估板软件还可控制板载S/PDIF接收器。接收器的控制和状态分为两个标签。

接收器主控标签

通过位于Receiver标签下面的Main Control子标签来设置接收器控制(图11)。

在Digital Audio Input Selection选项框中选择期望的S/PDIF输入(Optical或Electrical)。选中Mute Receiver Output复选框时，接收器输出静音。在Receiver De-Emphasis Filter选项框中选择期望的选项，激活接收器的去加重滤波器。板载数字接收器具有可编程的故障处理功能。在Audio Error Handling选项框中选择所要求的S/PDIF故障处理方法。

接收器状态

通过位于Receiver标签下面的Status子标签来设置接收器状态(图12)。该标签是评估MAX9850评估板的重要诊断工具。

点击Receiver Error Status窗口中的Read Status按钮，可读取故障状态。为使状态位有效，必须选中Monitor复选框。

点击Status框中的Read Status按钮，读取接收器状态。选中Automatic Read复选框，软件将按固定时间间隔读取接收器的状态。




图10. MAX9850评估板软件数字音频/配置标签

简单的I²C命令

与MAX9850进行通信有两种方法：通过正常的用户界面，或者通过I²C命令(由 Options 下拉菜单中选择 2-Wire Interface Diagnostic 选项提供)，弹出窗口显示将执行I²C操作(如，读字节和写字节)。取消选中 Automatic Status

Read 和 Automatic Diagnostics 选项，关闭自动更新定时器，以停止用户接口操作，使其无法手动更改设定的数值。I²C对话框接受二进制、十进制或十六进制格式的数据。十六进制数值的前面需要加上\$或0x。二进制数值必须为8位。图13所示为该控制方法的实例。

MAX9850评估系统/评估板




图11. MAX9850评估板软件接收器(主控制界面)标签

注：在从机地址要求8位数值的地方，前7位是由ADD确定的7位MAX9850从机地址，最后一位在读操作时置1、写操作时置0。完整的寄存器及其功能列表请参考MAX9850数据资料。

硬件详细说明

MAX9850评估板是一个完整的数字音频耳机驱动器评估系统。评估板可由光信号或电信号S/PDIF数字音频源驱动。S/PDIF信号通过板载电路转至兼容的数字音频信号。MAX9850与数字音频信号接口共同驱动一对耳机。




图12. MAX9850评估板软件接收器(状态)标签

MAX9850的模拟输入和输出可以通过RCA插孔J3-J6连接。MAX9850的耳机输出可通过耳机插孔J8或LEFT、RIGHT和GND焊盘连接。评估板还具有板载电平转换器，允许板载S/PDIF接收器能够在整个MAX9850 V_{DD}范围(1.8V至3.6V)内与MAX9850进行通信。CMOD232命令模块为一半的板载电平转换器供电。

为优化性能，数字音频系统需要一个稳定的频率源。MAX9850评估板具有一个板载12MHz的晶振。同时，MAX9850评估板还可采用用户提供的信号源(连接至J9)。另外，还可使用S/PDIF恢复出来的时钟。MAX9850评估板软件可选择连接至MCLK输入的时钟信号源(详细内容参见时钟设置部分)。

MAX9850评估系统/评估板

评估板：MAX9850




图13. 上例给出了利用2线接口诊断功能进行的简单SMBusWriteByte操作。在这个例子中，软件将数据(0x00h)写入器件地址0x20h和寄存器地址0x02h中。上述数据将会把MAX9850的音量设置为最大值。

地址选择

跳线JU1设置MAX9850的I²C从地址。缺省值为0010 000Y (ADD = GND)。完整的地址列表参见表1。

注：前7位为地址。Y (位0)为I²C读/写标志位，读操作时，该位置为1；写操作时置为0。

手动耳机检测控制

为模拟一对插入耳机插座J8的耳机，需要移除跳线JU2上的短路器。通过耳机插座J8连接负载至LEFT、RIGHT和GND焊盘，跳线设置参见表2。

MAX9850评估系统/评估板

表1. I²C地址(JU1)的JU1短路器设置

SHUNT POSITION	MAX9850 ADDRESS PIN	MAX9850 ADDRESS	
		BINARY	HEXADECIMAL
1-2*	GND	0010 000Y	0x20h
3-4	AV _{DD}	0010 001Y	0x22h
5-6	SDA	0010 011Y	0x26h

*缺省配置：JU1 (1-2)。

表2. 手动耳机检测控制(JU2)

SHUNT POSITION	DESCRIPTION
Installed*	MAX9850 EVKIT headphone sense controlled by the insertion of headphones.
Not Installed	MAX9850 EVKIT headphone sense switch forced open.

*缺省配置：JU2 (已安装)。

表3. GPIO上拉寄存器(JU3)

SHUNT POSITION	DESCRIPTION
1-2*	GPIO pin pulled up to 3.3V. Monitor GPIO signal at the GPIO pad.
2-3	GPIO pin left open. Connect a pullup resistor to the desired voltage. Monitor GPIO signal at the GPIO_OPEN pad.

*缺省配置：JU3 (1-2)。

GPIO接口

MAX9850评估板的MAX9850 GPIO引脚具有一个板载上拉电阻。跳线JU3可断开上拉电阻与该引脚的连接。

采用可选的I²C接口

MAX9850评估板为焊盘和上拉电阻预留了位置，允许使用可选的I²C兼容接口。通过SCL、SDA和GND焊盘连接。如果需要，可在R7、R8处安装上拉电阻。

如果板载数字接收器IC使用可选的I²C接口，在MAX9850评估板上VMOD和GND焊盘间连接一个3.3V电源。数字接收器的I²C地址固定为0x28。

采用可选的数字音频接口

MAX9850评估板具有一个数字接收器，可将准备好的S/PDIF信号转换至MAX9850所需的数字音频信号。如果采用可选的数字音频接口，连接接口至接头J10，并选中Disconnect Receiver复选框。接头引脚名称清楚地标记在评估板的丝印层上。在该工作模式下，检查确认命令模块与评估板断开。

同步评估板(主机模式)

主机模式下，MAX9850提供LRCLK信号并控制数字音频采样率。为保持MAX9850和S/PDIF信号源之间的同步，需要缓冲LRCLK信号并将其输出至评估板上的一组焊盘。将S/PDIF信号源的同步输入连接至LRCLK和GND焊盘(图14)。LRCLK信号兼容于3.3V CMOS电平。




图14. 同步的MAX9850评估板框图

MAX9850评估系统/评估板

评估板：MAX9850




图15a. MAX9850评估板原理图(1/2)

MAXIM

MAX9850评估系统/评估板

评估板： MAX9850




图15b. MAX9850评估板原理图(2/2)

MAX9850评估系统/评估板

评估板：MAX9850




图16. MAX9850评估板元件布局—元件层

MAX9850评估系统/评估板

评估板： MAX9850




图17. MAX9850评估板PCB布局—元件层

MAX9850评估系统/评估板

评估板：MAX9850




图18. MAX9850评估板PCB布局—内部第2层

MAX9850评估系统/评估板

评估板： MAX9850




图19. MAX9850评估板PCB布局—内部第3层

MAX9850评估系统/评估板

评估板：MAX9850




图20. MAX9850评估板PCB布局—焊接层

MAX9850 评估系统/评估板




图21. MAX9850评估板元件布局—焊接层

MAX9850评估系统/评估板

修订历史

修订次数	修订日期	说明	修改页
3	3/09	更新了元件列表和图15a至图21。	1, 2, 3, 15–21

评估板：MAX9850

Maxim北京办事处

北京 8328 信箱 邮政编码 100083

免费电话：800 810 0310

电话：010-6211 5199

传真：010-6211 5299

Maxim不对Maxim产品以外的任何电路使用负责，也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 23

© 2009 Maxim Integrated Products

Maxim是Maxim Integrated Products, Inc.的注册商标。