产品说明：

Virtex-5系列FPGA基于先进的65nm三极栅氧化层技术、新型ExpressFabric技术和经过验证的ASMBL架构。设计者利用ISE Fmax 技术、PlanAhead设计分析软件和以经过预先验证的IP核,可以快速达到FPGA性能目标,同时利用ChipScope Pro工具的高级验证和实时调试功能,还可以缩短调试周期时间。
在Virtex-5 LX平台中,采用了具有六个独立输入的查找表(LUT)和新型对角互连结构,减少了逻辑层次,改进了构造块之间的信号互连,使逻辑性能比上一代Virtex-4平均提高30%。其他增强功能及优化至550MHz的硬化IP块包括：具有ECC选项的36K位大型双端口BRAM/FIFO块,用于实现更高的片上存储器带宽;除DCM/PMCD之外,带有PLL的时钟管理模块,用于实现高质量的时钟;以及一个具有增强乘法器的DSP48E块,用于实现高精度、高性能信号处理;高性能SelectIO特性提供了到667Mb/s DDR2 SDRAM和1200Mb/s QDR II SRAM等外部存储器的高速连接。
第二代稀疏锯齿形封装技术可以让设计者使用1200个用户I/O,支持1.25Gb/s双数据速率和800Mb/s单端信号传输,具有高信号完整性和低系统噪声,同时可以简化印制板(PCB)布局。第二代ChipSync技术应用于每个I/O,改进了源同步接口中时钟/数据的动态现场校对能力。
65nm工艺下1.0V内核和减小的内部电容,使Virtex-5 FPGA比上一代器件降低35%的动态功耗,硬IP块中的ExpressFabric与省电模式进一步降低了功耗。与上一代FPGA相比,Virtex-5系列提供多65%的逻辑单元(330 000个LC)和多25%的用户I/O(1 200个I/O)。配备新的串行外围接口(SPI)和字节宽度外围接口(BPI)配置模式,以支持低成本商用闪存,进一步降低了系统成本。