rev. 0
一个
信息 陈设 用 相似物 设备 是 相信 至 是 精确 和
可依靠的. 不管怎样, 非 责任 是 assumed 用 相似物 设备 为 它的
使用, 也不 为 任何 infringements 的 专利权 或者 其它 权利 的 第三 部 那
将 结果 从 它的 使用. 非 执照 是 准予 用 牵涉 或者 否则
下面 任何 专利权 或者 专利权 权利 的 相似物 设备.
一个 技术 方法, p.o. 盒 9106, norwood, 毫安 02062-9106, 美国
电话: 781/329-4700www.相似物.com
传真: 781/326-8703 © 相似物 设备, inc., 2002
ad9860/ad9862
*
mixed-信号 front-终止 (mxfe
™
) 处理器
为 broadband communications
*
保护 用 u.s.专利权 非. 5,969,657; 其它 专利权 pending.
mxfe 是 一个 商标 的 相似物 设备, 公司
一般 描述
这 ad9860 和 ad9862 (ad9860/ad9862) 是 多功能的
整体的 mixed-信号 front-ends (mxfe) 那 是 优化
为 broadband 交流 markets. 这 ad9860/ad9862
是 费用 有效的, mixed 信号 解决方案 为 无线的 或者 wireline
standards 为基础 或者 专卖的 broadband modem 系统 在哪里
动态 效能, 电源 消耗, 费用, 和 大小 是 所有
核心的 attributes. 这 ad9860 有 10-位 adcs 和 12-位 dacs;
这 ad9862 有 12-位 adcs 和 14-位 dacs.
这 ad9860/ad9862 receive path (rx) 组成 的 二 途径
那 各自 包含 一个 高 效能, 10-/12-位, 64 msps 相似物-
至-数字的 转换器 (模数转换器), 输入 缓存区, programmable增益
放大器 (rxpga), 数字的 hilbert 过滤, 和 decimation 过滤. 这
rx 能 是 使用 至 receive real, diversity, 或者 i/q 数据 在 baseband 或者
低 如果. 这 输入 缓存区 提供 一个 常量 输入 阻抗 为
两个都 途径 至 使容易 阻抗 相一致 和 外部 com-
ponents (e.g., 锯 过滤). 这 rxpga 提供 一个 20 db 增益
范围 为 两个都 途径. 这 输出 数据 总线 能 是 multi-
plexed 至 accommodate 一个 多样性 的 接口 类型.
这 ad9860/ad9862 transmit path (tx) 组成 的 二 chan-
nels那 包含 高 效能, 12-/14-位, 128 msps
数字的-至-相似物 转换器 (dac), 可编程序的 增益 放大器
(txpga),interpolation 过滤, 一个 hilbert 过滤, 和 数字的 mixers
为 complex 或者 real 信号 频率 调制. 这 tx 获得
和demultiplexer 电路系统 能 处理 real 或者 i/q 数据. interpo-
lation比率 的 2
和 4
是 有 至 使容易 (所需的)东西 在
一个 外部 reconstruction 过滤. 为 单独的 频道 系统, 这
数字的 hilbert 过滤 能 是 使用 和 一个 外部 quadrature
modulator 至 create 一个 image 拒绝 architecture. 这 二
12-/14-位, 高 效能 dacs 生产 一个 输出 信号
那 能 是 scaled 在 一个 20 db 范围 用 这 txpga.
一个 可编程序的 延迟-锁 循环 (dll) 时钟 乘法器 和
整体的 定时 电路 使能 这 使用 的 一个 单独的 外部
涉及 时钟 或者 一个 外部 结晶 至 发生 clocking 为 所有
内部的 blocks 和 也 提供 二 外部 时钟 输出.
额外的 特性 包含 一个 可编程序的 sigma-delta 输出,
四 auxiliary 模数转换器 输入 和 三 auxiliary dac 输出.
设备 programmability 是 facilitated 用 一个 串行 端口 接口
(spi) 联合的 和 一个 寄存器 bank. 这 ad9860/ad9862 是
有 在 一个 空间 节省 128-含铅的 lqfp.
函数的 块 图解
tx 数据
[0:13]
PGA
PGA
DAC
DAC
HILBERT
过滤
逻辑 低
模数转换器
模数转换器
PGA
PGA
1x
1x
IOUT+A
IOUT–A
IOUT+B
IOUT–B
AUx_模数转换器_b2
AUx_模数转换器_b1
AUx_模数转换器_a2
AUx_模数转换器_a1
aux_dac_c
aux_dac_b
aux_dac_一个
SIGDELT
VIN+A
VIN–A
VIN+B
VIN–B
-
AUXDAC
AUXDAC
AUXDAC
AUX模数转换器
AUX模数转换器
rxa 数据
[0:11]
rxb 数据
[0:11]
SPI
接口
OSC1
OSC2
CLKOUT1
CLKOUT2
spi 寄存器
时钟
分发
块
DLL
1
, 2
, 4
rx path
定时
tx path
定时
ad9860/ad9862
HILBERT
过滤
BYPASSABLE
数字的
QUADRATURE
MIXER
BYPASSABLE
数字的
QUADRATURE
MIXER
BYPASSABLE
低-通过
INTERPOLATION
过滤
NCO
fs/4
fs/8
bypassable 低-通过
decimation 过滤
特性
mixed-信号 front-终止 处理器 和 双 转换器
receive 和 双 转换器 transmit 信号 paths
receive 信号 path 包含:
二 10-/12-位, 64 msps 抽样 一个/d 转换器
和 内部的 或者 外部 独立 references,
输入 缓存区, 可编程序的 增益 放大器,
低-通过 decimation 过滤, 和 一个 数字的 hilbert 过滤
transmit 信号 path 包含:
二 12-/14-位, 128 msps d/一个 转换器 和
可编程序的 全部-规模 输出 电流, 频道
独立 fine 增益 和 补偿 控制, 数字的
hilbert 和 interpolation 过滤, 和 digitally tunable
real 或者 complex 向上-转换器
延迟-锁 循环 时钟 乘法器 和 整体的
定时 一代 电路系统 准许 为 单独的 结晶
或者 时钟 运作
可编程序的 输出 clocks, 串行 可编程序的
接口, 可编程序的 sigma-delta, 三 auxiliary
dac 输出 和 二 auxiliary adcs 和 双
Multiplexed 输入
产品
broadband 无线的 系统
fixed 无线的, wlan, mmds, lmds
broadband wireline 系统
缆索 modems, vdsl, powerplug
数字的 communications
设置-顶 boxes, 数据 modems
: 点此下载
