首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:755170
 
资料名称:CY7C4251V-25AC
 
文件大小: 263K
   
说明
 
介绍:
Low-Voltage 64/256/512/1K/2K/4K/8K x 9 Synchronous FIFOs
 
 


: 点此下载
 
1
浏览型号CY7C4251V-25AC的Datasheet PDF文件第2页
2
浏览型号CY7C4251V-25AC的Datasheet PDF文件第3页
3
浏览型号CY7C4251V-25AC的Datasheet PDF文件第4页
4
浏览型号CY7C4251V-25AC的Datasheet PDF文件第5页
5
浏览型号CY7C4251V-25AC的Datasheet PDF文件第6页
6
浏览型号CY7C4251V-25AC的Datasheet PDF文件第7页
7
浏览型号CY7C4251V-25AC的Datasheet PDF文件第8页
8
浏览型号CY7C4251V-25AC的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
低-电压 64/256/512/1k/2k/4k/8k x 9 同步的 先进先出s
cy7c4421v/4201v/4211v/4221V
cy7c4231v/4241v/4251V
Cypress 半导体 公司
3901 第一 街道 San Jose
,
ca 95134 408-943-2600
文档 #: 38-06010 rev. *a 修订 8月 22, 2003
特性
高-速, 低-电源, 第一-在, 第一-输出 (fifo)
memories
64 x 9 (cy7c4421v)
256 x 9 (cy7c4201v)
512 x 9 (cy7c4211v)
1k x 9 (cy7c4221v)
2k x 9 (cy7c4231v)
4k x 9 (cy7c4241v)
8k x 9 (cy7c4251v)
高-速 66-mhz 运作 (15-ns 读/写 循环
时间)
低 电源 (i
CC
3.3v 运作 为 低 电源 消耗量 和 容易
integration 在 低-电压 系统
5v-tolerant 输入 v
ih 最大值
= 5v
全部地 异步的 和 同时发生的 读 和 写
运作
empty, 全部, 和 可编程序的 almost empty 和
almost 全部 状态 flags
ttl 兼容
输出 使能 (oe
) 管脚
独立 读 和 写 使能 管脚
中心 电源 和 地面 管脚 为 减少 噪音
宽度 expansion 能力
空间 节省 32-管脚 7 mm × 7 mm tqfp
32-管脚 plcc
函数的 描述
这 cy7c42x1v 是 高-速, 低-电源, 先进先出 memories
和 clocked 读 和 写 接口. 所有 是 nine 位 宽.
可编程序的 特性 包含 almost 全部/almost empty
flags. 这些 fifos 提供 解决方案 为 一个 宽 多样性 的 数据
buffering needs, 包含 高-速 数据 acquisition, multi-
处理器 接口, 和 communications buffering.
这些 fifos 有 9-位 输入 和 输出 端口 那 是
控制 用 独立的 时钟 和 使能 信号. 这 输入 端口
是 控制 用 一个 自由-运动 时钟 (wclk) 和 二 写
使能 管脚 (wen1
, wen2/ld).
当 wen1
是 低 和 wen2/ld是 高, 数据 是 写
在 这 先进先出 在 这 rising 边缘 的 这 wclk 信号. 当
WEN1
, wen2/ld是 使保持 起作用的, 数据 是 continually 写 在
这 先进先出 在 各自 wclk 循环. 这 输出 端口 是 控制 在
一个 类似的 manner 用 一个 自由-运动 读 时钟 (rclk) 和
二 读 使能 管脚 (ren1
, ren2). 在 增加, 这
cy7c42x1v 有 一个 输出 使能 管脚 (oe
). 这 读
(rclk) 和 写 (wclk) clocks 将 是 系 一起 为
单独的-时钟 运作 或者 这 二 clocks 将 是 run indepen-
dently 为 异步的 读/写 产品. 时钟
发生率 向上 至 66 mhz 是 achievable.
depth expansion 是 可能 使用 一个 使能 输入 为 系统
控制, 当 这 其它 使能 是 控制 用 expansion 逻辑
至 直接 这 流动 的 数据.
逻辑 图解
管脚 配置
三-状态
输出寄存器
控制
标记
逻辑
控制
POINTER
POINTER
重置
逻辑
输入
寄存器
标记
程序
寄存器
D
0
8
RCLK
EF
PAE
PAF
Q
0
8
WEN1WCLK
RS
OE
双 端口
内存 排列
64 x 9
8Kx 9
wen2/ld
REN1 REN2
FF
PLCC
D
1
D
0
RCLK
V
CC
D
8
D
7
D
6
D
5
D
4
D
3
WCLK
wen2/ld
Q
8
Q
7
D
2
D
8
D
7
D
6
D
5
D
4
D
3
D
2
PAF
PAE
5
6
7
8
9
10
11
12
13
1
2
3
4
5
6
7
8
REN1
OE
REN2
4321 313032
D
1
D
0
RCLK
PAF
PAE
REN1
REN2
21
22
23
24
27
28
29
25
26
141516171819 20
17
18
19
20
21
22
23
24
14 15 16910111213
31 3032 29 28 27 2526
Q
6
Q
5
WEN1
RS
FF
Q
0
Q
1
Q
2
Q
3
Q
4
EF
FF
Q
0
Q
1
Q
2
Q
3
Q
4
EF
OE
V
CC
WCLK
wen2/ld
Q
8
Q
7
Q
6
Q
5
WEN1
RS
TQFP
顶 视图
顶 视图
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com