2-1
特性
• 高-效能 可擦掉的 可编程序的 逻辑
设备 (eplds)
– 5 / 7.5 ns 管脚-至-管脚 speeds 在 所有 快 输入
– 向上 至 167 mhz 最大 时钟 频率
• 先进的 双-块 architecture
– 快 函数 blocks
– 高-密度 函数 blocks
(xc7354, xc7372, xc73108, xc73144)
• 100% interconnect 矩阵变换
• 高-速 arithmetic carry 网络
– 1 ns 波纹-carry 延迟 每 位
– 43 至 61 mhz 18-位 accumulators
• 多样的 独立 clocks
• 各自 输入 可编程序的 作 直接, latched, 或者
注册
• 高-驱动 24 毫安 输出
• i/o 运作 在 3.3 v 或者 5 v
• 满足 电子元件工业联合会 标准 (8-1a) 为 3.3 v
±
0.3 v
• 电源 管理 选项
• 多样的 安全 位 为 设计 保护
• supported 用 工业 标准 设计 和 verification
tools
• 100% pci 一致的
描述
这 xc7300 家族 雇用 一个 唯一的 双-块 architec-
ture, 这个 提供 高 速 行动 通过 快 func-
tion blocks 和/或者 高 密度 能力 通过 高 密度
函数 blocks.
快 函数 blocks (ffbs) 提供 快, 管脚-至-管脚
速 和 逻辑 throughput 为 核心的 解码 和 过激-
快 状态 机器 产品. 高-密度 函数
blocks (fbs) 提供 最大 逻辑 密度 和 系统-
水平的 特性 至 执行 complex 功能 和 前-
dictable 定时 为 adders 和 accumulators, 宽 func-
tions 和 状态 machines 需要 大 号码 的
产品 条款, 和 其它 形式 的 complex 逻辑.
在 增加, 这 xc7300 architecture 雇用 这 univer-
sal interconnect 矩阵变换 (uim) 这个 guarantees 100%
interconnect 的 所有 内部的 功能. 这个 interconnect
scheme 提供 常量, 短的 interconnect 延迟 为
所有 routing paths 通过 这 uim. 常量 interconnect
延迟 使简化 设备 定时 和 保证 设计 perfor-
mance, regardless 的 逻辑 placement 在里面 这 碎片.
所有 xc7300 设备 是 设计 在 0.8
µ
cmos 非易失存储器
技术.
所有 xc7300 eplds 包含 可编程序的 电源 manage-
ment 特性 至 具体说明 高-效能 或者 低-电源
运作 在 一个 单独的 macrocell-用-macrocell 基准.
unused macrocells 是 automatically 转变 止 至 迷你-
xc7300 cmos epld 家族
产品 描述
XC7318 XC7336 XC7354 XC7372 XC73108 XC73144
典型 22v10 相等的 1.5 – 2 3 – 4 6 8 12 16
号码 的 macrocells 18 36 54 72 108 144
号码 的 函数 blocks 24681216
号码 的 flip-flops 18 36 108 126 198 276
号码 的 快 输入 12 12 12 12 12 12
号码 的 信号 管脚 38 38 58 84 120 156
这 xc7300 家族
这个 文档 是 创建 和 FrameMaker402
: 点此下载
