九月 1995
修订 april 1999
74vhc112 双 j-k flip-flops 和 preset 和 clear
© 1999 仙童 半导体 公司 ds012123.prf www.fairchildsemi.com
74VHC112
双 j-k flip-flops 和 preset 和 clear
一般 描述
这 vhc112 是 一个 先进的 高 速 cmos 设备
fabricated 和 硅 门 cmos 技术. 它 achieves
这 高-速 运作 类似的 至 相等的 双极
肖特基 ttl 当 维持 这 cmos 低 电源 dissi-
pation.
这 vhc112 包含 二 独立, 高-速 jk flip-
flops 和 直接 设置 和 clear 输入. 同步的 状态
改变 是 initiated 用 这 下落 边缘 的 这 时钟. trig-
gering occurs 在 一个 电压 水平的 的 这 时钟 和 是 不
直接地 related 至 转变 时间. 这 j 和 k 输入 能
改变 当 这 时钟 是 在 也 状态 没有 影响
这 flip-flop, 提供 那 它们 是 在 这 desired 状态 dur-
ing 这 推荐 建制 和 支撑 时间 相关的 至 这
下落 边缘 的 这 时钟. 这 低 信号 在 pr 或者 clr
阻止 clocking 和 forces q 和 q
高, 各自.
同时发生的 低 信号 在 pr 和 clr 强迫 两个都 q
和 q
高.
一个 输入 保护 电路 确保 那 0v 至 7v 能 是
应用 至 这 输入 管脚 没有 关于 至 这 供应 volt-
age. 这个 设备 能 是 使用 至 接口 5v 至 3v 系统
和 二 供应 系统 此类 作 电池 backup. 这个 cir-
cuit 阻止 设备 destruction 预定的 至 mismatched 供应
和 输入 电压.
特性
■
高 速: f
最大值
= 200 mhz (典型值) 在 v
CC
= 5.0v
■
低 电源 消耗: i
CC
= 2
µ
一个 (最大值) 在 t
一个
= 25
°
C
■
高 噪音 免除: v
NIH
= v
NIL
= 28% v
CC
(最小值)
■
电源 向下 保护 是 提供 在 所有 输入
■
管脚 和 函数 兼容 和 74hc112
订货 代号:
表面 挂载 包装 是 也 有 在 录音带 和 卷轴. 具体说明 用 appending 这 后缀 letter “x” 至 这 订货 代号.
连接 图解 管脚 描述
顺序 号码 包装 号码 包装 描述
74VHC112M M16A 16-含铅的 小 外形 整体的 电路 (soic), 电子元件工业联合会 ms-012, 0.150 narrow
74VHC112SJ M16D 16-含铅的 小 外形 包装 (sop), eiaj 类型 ii, 5.3mm 宽
74VHC112MTC MTC16 16-含铅的 薄的 shrink 小 外形 包装 (tssop), 电子元件工业联合会 mo-153, 4.4mm 宽
74VHC112N N16E 16-含铅的 塑料 双-在-线条 包装 (pdip), 电子元件工业联合会 ms-001, 0.300 宽
管脚 names 描述
J
1
, j
2
, k
1
, k
2
数据 输入
CLK
1
, clk
2
时钟 脉冲波 输入 (起作用的 下落 边缘)
CLR
1
, clr
2
直接 clear 输入 (起作用的 低)
PR
1
, pr
2
直接 preset 输入 (起作用的 低)
Q
1
, q
2
, q
1
, q
2
输出
: 点此下载
