dsp56f826/d
rev. 7.0
,
1/2003
© motorola, inc., 2003. 所有 权利 保留.
DSP56F826
技术的 数据
dsp56f826 16-位 数字的 信号 处理器
• 向上 至 40 mips 在 80mhz 核心 频率
• dsp 和 mcu 符合实际 在 一个 unified,
c-效率高的 architecture
• 硬件 做 和 rep 循环
• mcu-friendly 操作指南 设置 支持 两个都
dsp 和 控制 功能: mac, 位
manipulation 单位, 14 寻址 模式
•31.5k
×
16-位
words 程序 flash
• 512
×
16-位 words 程序 内存
•2K
×
16-位 words 数据 flash
•4K
×
16-位 words 数据 内存
•2K
×
16-位 words bootflash
• 向上 至 64k
×
16-位 words 各自 的 外部
记忆 expansion 为 程序 和 数据
记忆
• 一个 串行 端口 接口 (spi)
• 一个 额外的 spi 或者 二 optional 串行
交流 接口 (sci)
• 一个 同步的 串行 接口 (ssi)
• 一个 一般 目的 四方形 计时器
•jtag/once
™
为 debugging
•
100-管脚 lqfp 包装
•
16 专心致志的 和 30 shared gpio
•
时间-的-日 (tod) 计时器
图示 1. dsp56f826 块 图解
jtag/
OnCE
端口
程序 控制
和
硬件 looping 单位
数据 alu
16 x 16 + 36
→
36-位 mac
三 16-位 输入 寄存器
二 36-位 accumulators
地址
一代
单位
位
Manipulation
单位
PLL
时钟 gen
16-位
DSP56800
核心
PAB
PDB
XDB2
CGDB
XAB1
XAB2
XTAL
EXTAL
中断
控制
IPBB
控制
ipbus 桥
(ipbb)
单元 控制
地址 总线 [8:0]
数据 总线 [15:0]
COP
重置
应用-
明确的
记忆 &放大;
Peripherals
中断
控制
程序 记忆
32252 x 16 flash
512 x 16 sram
激励 flash
2048 x 16 flash
数据 记忆
2048 x 16 flash
4096 x 16 sram
cop/
看门狗
sci0 &放大; sci1
或者
SPI0
SSI
或者
GPIO
四方形 计时器
或者
GPIO
4
6
4
16 16
V
DDIO
V
SSIO
V
DDA
V
SSA
6
44
SPI1
或者
GPIO
4
专心致志的
GPIO
16
外部
总线
接口
单位
外部
地址 总线
转变
总线
控制
外部
数据 总线
转变
RD使能
WR使能
DSSelect[1]
PSSelect[0]
16
16
d[00:15]
a[00:15]
或者
GPIO
CLKO
重置
IRQA
IRQB
EXTBOOT
V
DD
V
SS
3
4
TOD
计时器
低 电压
Superviso
r
相似物 reg
: 点此下载
