PM73124
初步的
4 link ces/dbces aal1 sar
aal1gator™-4
PMC-1991273(P2)
PROPRIET一个ry 和 conFIDENTIALTOPMC
-
SIERra,在C., 和FOr iTs cUSTOMERS
’
在TERN一个L使用
CopyrightPMC
-
Sierra,公司 2001
特性
•
支持 四 structured/unstructured
t1 或者 e1 links, 或者 一个 unstructured
ds3, e3 或者 sts-1/stm-0 link 在 一个
aal1 cbr atm 网络.
•
一致的 和 atm forum's ces (af-
vtoa-0078), 和 itu-t i.363.1.
•
支持 向上 至 128 vcs.
•
支持 n x 64 (consecutive
途径) 和 m x 64 (非-
consecutive 途径) structured 数据
format 和 频道 有关联的
signaling (cas) 支持.
•
内部的 e1/t1 时钟 synthesizers
提供 为 各自 线条 这个 能 是
控制 通过 内部的 同步的
residual 时间 stamp (srts) 或者 一个
内部的 可编程序的 weighted
移动的 平均 adaptive clocking
algorithm 在 unstructured 模式. 时钟
synthesizers 能 也 是 控制
externally 至 提供 customization 的
srts 或者 adaptive clocking 方法.
•
提供 transparent 传递 的
ccs 和 cas 和 末端 的 cas
signaling.
•
一致的 和 atm forum's 动态
带宽 电路 emulation 维护
(dbces) af-vtoa-0085. 支持
空闲 频道 发现 通过 处理器
intervention, cas signaling, 或者 数据
模式 发现. 提供 空闲
频道 indication 在 一个 每 频道
基准.
•
支持 aal0 模式, 可选择的 在 一个
每 vc 基准.
•
提供 transmit 和 receive 缓存区
这个 能 是 使用 为 oam cells 作
好 作 任何 其它 用户-发生 cells
此类 作 aal5 cells 为 atm signaling.
线条 接口
•
支持 这 下列的 有伸缩性的 线条
接口:
•
四 单独的 t1 或者 e1 线条.
•
一个 h-mvip 线条 在 8 mhz.
•
一个 unstructured ds3, e3 或者 sts-
1/stm-0 线条.
•
提供 lineside loopback 支持 在
一个 每 频道 基准.
utopia 接口
•
支持 52 mhz, 8/16-位 水平的 2,
multi-phy 模式 (mphy) 和 parity, 8/
16-位 水平的 1, sphy 和 8-位 水平的 1,
atm 主控 模式.
•
提供 一个 optional 8/16-位 任何-
PHY
™
从动装置 接口.
•
提供 一个 三 cell 先进先出 为 utopia
loopback 支持 在 一个 每 vc 基准 或者
一个 global 基准.
transmit 部分
•
提供 individually 使能 每-vc
数据 和 signaling conditioning 在 这
transmit cell 方向 和 每 ds0
数据 和 signaling conditioning 在 这
transmit 线条 方向.
•
提供 每-vc 配置 的 时间
slots allocated, cas 支持, partial
cell 大小, 数据 和 signaling
conditioning, atm cell 标头
定义.
•
发生 aal1 sequence 号码,
pointers 和 srts 值 在
一致 和 itu-t i.363.1.
multicast 连接 是 supported.
•
提供 一个 专利的 框架 为基础
calendar queue 维护 algorithm 和
反对-clumping 增加-queue mechanism
那 生产 minimal cdv. 在
unstructured 模式 使用 非-框架
为基础 scheduling 至 优化 cdv.
UTOPIA
接口
4
tatm_data[15:0]
tatm_par
tatm_enb
tatm_soc
tatm_clav
tatm_clk
rphy_add[4:0]
ratm_data[15:0]
ratm_par
ratm_enb
ratm_soc
ratm_clav
ratm_clk
tphy_add[4:0]
A1SP
4
线条 接口
JTAG
TRST
TDI
TMS
TCK
TDO
内存
接口
内存_adscb
内存_d[15:0]
内存_par[1:0]
内存_web[1:0]
内存_csb
内存_oeb
内存_a[16:0]
处理器 接口
d[15:0]
WRB
RDB
CSB
ACKB
INTB
ALE
a[19:0]
外部 时钟
接口
gc_dout[3:0]
adap_stb
srts_stb
cgc_有效的
cgc_ser_d
cgc_line[3:0]
SYSCLK
tl_clk_oe
tl_clk[3:0]
rl_clk[3:0]
crl_clk
ctl_clk
NCLK
时钟
MUX
tl_sig[3:0]
tl_data[3:0]
tl_sync[3:0]
rl_sig[3:0]
rl_data[3:0]
rl_sync[3:0]
线条_模式
4
直接
模式
4
4
h-mvip
4
F0B
RSTB
scan_enb
scan_modeb
块 图解