MOTOROLA
半导体 技术的 数据
顺序 这个 文档 用:
dsp56001a/d, rev. 1
©1997 motorola, 公司
DSP56001A
产品 预告(展)
24-位 数字的 信号 处理器
这 dsp56001a 是 一个 mpu-样式 一般 目的 数字的 信号 处理器 (dsp) composed 的 一个
效率高的 24-位 dsp 核心, 程序 和 数据 memories, 各种各样的 peripherals, 和 支持
电路系统. 这 dsp56000 核心 是 喂养 用 在-碎片 程序 内存, 二 独立 数据 rams, 和
二 数据 roms containing sine, 一个-law, 和
µ
-law tables. 这 dsp56001a 包含 一个 串行
交流 接口 (sci), 一个 同步的 串行 接口 (ssi), 和 一个 并行的 host 接口
(hi). 这个 结合体 的 特性, illustrated 在
图示 1
, 制造 这 dsp56001a 一个 费用-有效的,
高-效能 解决方案 为 高-精确 一般 目的 数字的 信号 处理. 这
dsp56001a 是 将 作 一个 替换 为 这 dsp56001. 这 dsp56002 应当 是 考虑 为
新 设计.
图示 1
dsp56001a 块 图解
程序
记忆
512
×
24 内存
64
×
24 只读存储器
(激励)
程序 控制 单位
24-位
56000 dsp
核心
6
同步.
串行
(ssi)
或者 i/o
3
串行
comm.
(sci)
或者 i/o
15
Host
接口
(hi)
或者 i/o
16-位 总线
24-位 总线
外部
地址
总线
转变
外部
数据
总线
转变
总线
控制
数据 alu
24
×
24 + 56
→
56-位 mac
二 56-位 accumulators
2
IRQ
PAB
XAB
YAB
GDB
PDB
XDB
YDB
地址
16
数据
24
控制
7
程序
地址
发生器
程序
Decode
控制
中断
控制
x 数据
记忆
256
×
24 内存
256
×
24 只读存储器
(一个-law/
µ
-law)
y 数据
记忆
256
×
24 内存
256
×
24 只读存储器
(sine)
时钟
发生器
2
地址
一代
单位
内部的
数据
总线
转变
AA0884
: 点此下载
