1
数据 薄板 acquired 从 harris 半导体
SCHS205I
特性
• 典型 传播 延迟: 6ns 在 v
CC
= 5v,
C
L
= 15pf, t
一个
= 25
o
C
• 高-至-低 电压 水平的 转换器 为 向上 至 V
l
= 16V
• 输出 (在 温度 范围)
- 标准 输出 . . . . . . . . . . . . . . . 10 lsttl 负载
- 总线 驱动器 输出 . . . . . . . . . . . . . 15 lsttl 负载
• 宽 运行 温度 范围 . . . –55
o
c 至 125
o
C
• 保持平衡 传播 延迟 和 转变 时间
• significant 电源 减少 对照的 至 lsttl
逻辑 ics
• hc 类型
- 2v 至 6v 运作
- 高 噪音 免除: N
IL
= 30%, N
IH
= 30%of V
CC
在
V
CC
= 5v
引脚
cd54hc4049, cd54hc4050
(cerdip)
cd74hc4049, cd74hc4050
(pdip, soic, sop, tssop)
顶 视图
描述
这 ’HC4049 和 ’HC4050 是 fabricated 和 高-速
硅 门 技术. 它们 有 一个 modified 输入
保护 结构 那 使能 这些 部分 至 是 usedas
逻辑 水平的 翻译 这个 转变 高-水平的 逻辑 至 一个 低-
水平的 逻辑 当 运行 止 这 低-水平的 逻辑 供应. 为
例子, 15-v 输入 脉冲波 水平 能 是 向下-转变 至
0-v 至 5-v 逻辑 水平. 这 modified 输入 保护
结构 保护 这 输入 从 负的 静电的
释放. 这些 部分 也 能 是 使用 作 简单的 缓存区
或者 反相器 没有 水平的 转变. 这 ’HC4049 和
’HC4050 是 增强 版本 的 相等的 CMOS 类型.
14
15
16
9
13
12
11
10
1
2
3
4
5
7
6
8
V
CC
1Y
1A
2Y
2A
3Y
地
3A
NC
6A
NC
5Y
5A
4Y
4A
6Y
4049 4050 4050 4049
V
CC
1Y
1A
2Y
2A
3Y
地
3A
NC
6A
NC
5Y
5A
4Y
4A
6Y
订货 信息
部分 号码
温度 范围
(
o
c) 包装
CD54HC4049F3A –55 至 125 16 ld cerdip
CD54HC4050F3A –55 至 125 16 ld cerdip
CD74HC4049E –55 至 125 16 ld pdip
CD74HC4049M –55 至 125 16 ld soic
CD74HCT4050MT –55 至 125 16 ld soic
CD74HC4049M96 –55 至 125 16 ld soic
CD74HC4049NSR –55 至 125 16 ld sop
CD74HC4049PW –55 至 125 16 ld tssop
CD74HC4049PWR –55 至 125 16 ld tssop
CD74HC4049PWT –55 至 125 16 ld tssop
CD74HC4050E –55 至 125 16 ld pdip
CD74HC4050M –55 至 125 16 ld soic
CD74HC4050MT –55 至 125 16 ld soic
CD74HC4050M96 –55 至 125 16 ld soic
CD74HC4050NSR –55 至 125 16 ld sop
CD74HC4050PW –55 至 125 16 ld tssop
CD74HC4050PWR –55 至 125 16 ld tssop
CD74HC4050PWT –55 至 125 16 ld tssop
便条: 当 订货, 使用 这 全部 部分 号码. 这 suffixes 96
和 R denote 录音带 和 卷轴. 这 suffix T denotes 一个 小-quantity
卷轴 的 250.
二月 1998 - 修订 二月 2005
提醒: 这些 设备 是 敏感的 至 静电的 释放. 用户 应当 follow 恰当的 ic 处理 程序.
版权
©
2005,德州 器械 组成公司的
cd54hc4049, cd74hc4049,
cd54hc4050, cd74hc4050
高-速 cmos 逻辑
十六进制 缓存区, 反相的 和 非-反相的
[ /标题
(cd74h
c4049,
CD74H
c4050)
/sub-
ject
(高
速
CMOS
逻辑
十六进制
: 点此下载
