高-速 低-电压 可编程序的
skew 时钟 缓存区 (lv-pscb)
CY7B9911V
3.3v roboclock+™
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文档 #: 38-07408 rev. *b 修订 12月 13, 2004
特性
• 所有 输出 一双 skew <100 ps 典型 (250 最大值.)
• 3.75- 至 110-mhz 输出 运作
• 用户-可选择的 输出 功能
— 可选择的 skew 至 18 ns
— inverted 和 非-inverted
— 运作 在
1
⁄
2
和
1
⁄
4
输入 频率
— 运作 在 2x 和 4x 输入 频率 (输入 作 低
作 3.75 mhz)
• 零 输入-至-输出 延迟
• 50% 职责-循环 输出
•
lvttl 输出 驱动 50
Ω
terminated 线条
• 运作 从 一个 单独的 3.3v 供应
• 低 运行 电流
• 32-管脚 plcc 包装
• jitter 100 ps (典型)
函数的 描述
这 cy7b9911v 3.3v roboclock+™ 高-速 低-
电压 可编程序的 skew 时钟 缓存区 (lvpscb) 提供
用户-可选择的 控制 在系统 时钟 功能. 这些
多样的-输出 时钟 驱动器 provide 这 系统 积分器 和
功能 需要 至 优化 这 定时 的 高-perfor-
mance 计算机 系统. 第八单独的 驱动器, arranged
作 四 pairs 的 用户-controllable 输出, 能 各自 驱动 termi-
nated 传递 线条 和 阻抗 作 低 作 50
Ω
当
传送 minimal 和 指定 输出 skews 和 全部-摆动 逻辑
水平 (lvttl).
各自 输出 能 是 hardwired 至一个 的 nine 延迟 或者 函数
配置. 延迟 increments 的 0.7 至 1.5 ns 是 deter-
mined 用 这 运行 频率 和 输出 能 至 skew 向上
至
±
6 时间 单位 从 它们的 名义上的“zero” skew 位置. 这
完全地 整体的 pll 准许 外部 加载 和 trans-
使命 线条 延迟 影响 至 是 canceled. 当 这个 “zero
delay” 能力 的 这 lvpscb 是 联合的 和 这
可选择的 输出 skew functions, 这 用户 能 create
输出-至-输出 延迟 的 向上 至
±
12 时间 单位.
分隔-用-二 和 分隔-用-四 输出 功能 是 提供
为 额外的 flexibility 在 designing complex 时钟 系统.
当 联合的 和 这 内部的 pll, 这些 分隔 功能
准许 分发 的 一个 低-频率 时钟 那 能 是 multi-
plied 用 二 或者 四 在 这 clock destination. 这个 facility
降低 时钟 分发 difficulty 当 准许 最大
系统 时钟 速和 flexibility.
逻辑 块 图解 管脚 配置
测试
FB
REF
vco 和
时间 单位
发生器
FS
选择
输入
(三
水平的)
SKEW
选择
矩阵变换
1234323130
17161514 18 19 20
5
6
7
8
9
10
11
12
13
29
28
27
26
25
24
23
22
21
3F0
FS
V
REF
地
测试
2F1
FB
2Q1
2Q0
4F0
4F1
3F0
3F1
2F0
2F1
1F0
1F1
4Q0
4Q1
3Q0
3Q1
2Q0
2Q1
1Q0
1Q1
CCQ
2F0
地
1F1
1F0
V
CCN
1Q0
1Q1
地
地
3Q1
3Q0
CCN
V
CCN
V
3F1
4F0
4F1
V
CCQ
V
CCN
4Q1
4Q0
地
地
PLCC
CY7B9911V
过滤
阶段
FREQ
DET
: 点此下载
