© 2000 仙童 半导体 公司 DS006111 www.fairchildsemi.com
九月 1986
修订 二月 2000
dm74als138 3 至 8 线条 解码器/demultiplexer
DM74ALS138
3 至 8 线条 解码器/demultiplexer
一般 描述
这些 肖特基-clamped 电路 是 设计 至 是 使用
在 高-效能 记忆-解码 或者 数据-routing
产品, 需要 非常 短的 传播 延迟 时间.
在 高-效能 记忆 系统 这些 decoders 能
是 使用 至 降低 这 影响 的 系统 解码. 当
使用 和 高-速 memories, 这 延迟 时间 的 这些
decoders 是 通常地 较少 比 这 典型 进入 时间 的
这 记忆. 这个 意思 那 这 有效的 系统 延迟
introduced 用 这 解码器 是 negligible.
这 dm74als138 decodes 一个-的-第八 线条, 为基础 在之上
这 情况 在 这 三 二进制的 选择 输入 和 这
三 使能 输入. 二 起作用的-低 和 一个 起作用的-高
使能 输入 减少 这 需要 为 外部 门 或者 invert-
ers 当 expanding. 一个 24-线条 解码器 能 是 imple-
mented 和 非 外部 反相器, 和 32-线条 解码器
需要 仅有的 一个 反相器. 一个 使能 输入 能 是 使用 作
一个 数据 输入 为 demultiplexing 产品.
这个 解码器/demultiplexer 特性 全部地 缓冲 输入,
presenting 仅有的 一个 normalized 加载 至 它的 驱动 电路. 所有
输入 是 clamped 和 高-效能 肖特基 二极管
至 压制 线条-ringing 和 使简化 系统 设计.
特性
■
设计 specifically 为 高 速:
记忆 decoders
数据 传递 系统
■
3- 至 8-线条 解码器 包含 3 使能 输入 至 sim-
plify cascading 和/或者 数据 reception
■
低 电源 dissipation…23 mw 典型值
■
切换 规格 有保证的 在 全部 tempera-
ture 和 v
CC
范围
■
先进的 oxide-分开的, ion-implanted 肖特基 ttl
处理
订货 代号:
设备 也 有 在 录音带 和 卷轴. 具体说明 用 appending 这 后缀 letter “x” 至 这 订货 代号.
连接 图解 函数 表格
便条 1:
G2
=
G2A
+
G2B
顺序 号码 包装 号码 包装 描述
DM74ALS138M M16A 16-含铅的 小 外形 整体的 电路 (soic), 电子元件工业联合会 ms-012, 0.150 narrow
DM74ALS138SJ M16D 16-含铅的 小 外形 包装 (sop), eiaj 类型 ii, 5.3mm 宽
DM74ALS138N N16E 16-含铅的 塑料 双-在-线条 包装 (pdip), 电子元件工业联合会 ms-001, 0.300 宽
使能 选择
输出
输入 输入
G1 G
2
(便条 1)
C B 一个 Y0Y1Y2Y3Y4Y5Y6Y7
X H XXXHHHHHHHH
L X XXXHHHHHHHH
H L L L L LHHHHHHH
H L L LHHLHHHHHH
H L LHLHHLHHHHH
H L LHHHHHLHHHH
H L HLLHHHHLHHH
H L HLHHHHHHLHH
H L HHLHHHHHHLH
H L HHHHHHHHHHL
: 点此下载
