DS92LV16
16-位 总线 LVDS serializer/deserializer - 25 - 80 MHz
一般 描述
这 DS92LV16 serializer/deserializer (serdes) 一双 trans-
parently translates 一个 16–bit 并行的 总线 在 一个 BLVDS 串行
stream 和 embedded 时钟 信息. 这个 单独的 串行
stream 使简化 transferring 一个 16-位, 或者 较少 总线 在 PCB
查出 和 cables 用 eliminating 这 skew 问题 在
并行的 数据 和 时钟 paths. 它 saves 系统 费用 用 nar-
rowing 数据 paths 那 在 转变 减少 PCB layers, 缆索
宽度, 和 连接器 大小 和 管脚.
这个 SERDES 一双 包含 建造-在 系统 和 设备 测试
能力. 这 线条 loopback 和 local loopback 特性
提供 这 下列的 符合实际: 这 local loopback en-
ables 这 用户 至 审查 这 integrity 的 这 transceiver 从
这 local 并行的-总线 一侧 和 这 系统 能 审查 这
integrity 的 这 数据 传递 线条 用 enabling 这 线条
loopback.
这 DS92LV16 包含 BLVDS signaling 在 这 高-
速 i/o. BLVDS 提供 一个 低 电源 和 低 噪音
环境 为 reliably transferring 数据 在 一个 串行 trans-
使命 path. 这 equal 和 opposite 电流 通过 这
差别的 数据 path 控制 EMI 用 连接 这 结果
fringing 地方 一起.
特性
n
25–80 MHz 16:1/1:16 serializer/deserializer (2.56gbps
全部 duplex throughput)
n
独立 传输者 和 接受者 运作 和
独立的 时钟, 使能, 电源 向下 管脚
n
Hot plug 保护 (电源 向上 高 阻抗) 和
同步 (接受者 locks 至 随机的 数据)
n
宽 +/−5% 涉及 时钟 频率 容忍 为
容易 系统 设计 使用 locally-发生 clocks
n
线条 和 local loopback 模式
n
强健的 BLVDS 串行 传递 横过 backplanes
和 cables 为 低 EMI
n
非 外部 编码 必需的
n
内部的 pll, 非 外部 PLL 组件 必需的
n
单独的 +3.3v 电源 供应
n
低 电源: 104mA (典型值) 传输者, 119mA (典型值)
接受者 在 80MHz
n
±
100mV 接受者 输入 门槛
n
丧失 的 锁 发现 和 reporting 管脚
n
工业的 −40 至 +85˚C 温度 范围
n
>
2.5kv HBM 静电释放
n
紧凑的, 标准 80-管脚 PQFP 包装
块 图解
DS92LV16
20014301
二月 2002
ds92lv1616-位 总线 LVDS serializer/deserializer - 25 - 80 MHz
© 2002 国家的 半导体 公司 DS200143 www.国家的.com
: 点此下载
