dsp56852/d
rev. 6.0
2/2004
© 摩托罗拉, 股份有限公司., 2004. 全部 权利 保留.
DSP56852
初步 技术类 数据
dsp56852 16-有点 数字 信号 处理器
• 120 mips 在 120mhz
• 6k x 16-有点 程序 sram
• 4k x 16-有点 数据 sram
• 1k x 16-有点 引导 rom
• 21 外部 记忆 地址 线条, 16 数据 线条
和 四 芯片 选择
• 一个 (1) 串行 港口 接口 (spi) 或 一个 (1)
改进 同步 串行 接口 (issi)
• 一个 (1) 串行 通信 接口 (sci)
• 中断 控制器
• 概述 目的 16-有点 四边形 计时器
• jtag/增强型 片上 仿真 (once™) 用于
unobtrusive, 实时 调试
• 计算机 操作 适当地 (cop)/看门狗
计时器
• 81-管脚 mapbga 包装
•up 至 11 gpio
图 1. dsp56852 块 图表
jtag/
增强型
一次
程序 控制器
和
硬件 循环 单位
数据 alu
16 x 16 + 36
→
36-有点 mac
三个 16-有点 输入 寄存器
四 36-有点 蓄能器
地址
世代 单位
有点
操纵
单位
PLL
时钟
发电机
16-有点
dsp56800e 核心
XTAL
EXTAL
中断
控制器
cop/
手表-
狗
1 四边形
计时器
或 a17,
A18
2
CLKO
混合
(
A20
)
外部 地址
总线 开关
外部 总线
接口 单位
6
重置
IRQA
IRQB
v
dd
v
SSIO
v
DDA
v
SSA
外部 数据
总线 开关
总线 控制
wr 启用
rd 启用
cs[2:0] 混合 (gpioa)
a0-16
模式
d0-d12[12:0]
6
程序 记忆
6144 x 16 sram
引导 rom
1024 x 16 rom
数据 记忆
4096 x 16 sram
PDB
PDB
XAB1
XAB2
XDB2
CDBR
ssi 或
spi 或
GPIOC
sci 或
GPIOE
ipbus 桥梁 (ipbb)
3
混合 (d13-15)
3
6
a17-18 混合 (计时器 针脚)
a19 混合 (cs3)
d13-15 混合 (模式 一个,b,c)
v
ddio
6
集成
模块
系统
p
o
右
o
s
c
解码
外围设备
外围设备
地址
解码器
外围设备
设备
选择
系统
地址
解码器
rw
控制
IPAB IPWDB IPRDB
2
系统
设备
系统
总线
控制
右/w 控制
记忆
PAB
PAB
CDBW
CDBR
CDBW
时钟
重置
v
ss
3
f
右
e?
e?
s
c
一个
l
e?
s
e?
m
我
c
o
n
d
u
c
t
o
右
,
我
飞思卡尔 半导体, 公司
用于 更多 信息 开启 这个 产品,
走 至: www.飞思卡尔.com
n
c
.
.
.
: 点此下载
