这 mark 显示 主要的 修订 点.
这 信息 在 这个 文档 是 主题 至 改变 没有 注意. 在之前 使用 这个 文档, 请
confirm 那 这个 是 这 最新的 版本.
不 所有 产品 和/或者 类型 是 有 在 每 country. 请 审查 和 一个 nec electronics
销售 代表 为 有效性 和 额外的 信息.
mos 整体的 电路
µ
PD
44325084, 44325094, 44325184, 44325364
36m-位 qdr
TM
ii sram
4-文字 burst 运作
文档 非. m16784ej1v0ds00 (1st 版本)
日期 发行 october 2004 ns cp(k)
打印 在 日本
初步的 数据 薄板
2003
描述
这
µ
pd44325084 是 一个 4,194,304-文字 用 8-位, 这
µ
pd44325094 是 一个 4,194,304-文字 用 9-位, 这
µ
pd44325184 是 一个
2,097,152-文字 用 18-位 和 这
µ
pd44325364 是 一个 1,048,576-文字 用 36-位 同步的 四方形 数据 比率 静态的 内存
fabricated 和 先进的 cmos 技术 使用 全部 cmos 六-晶体管 记忆 cell.
这
µ
pd44325084,
µ
pd44325094,
µ
pd44325184 和
µ
pd44325364 合并 唯一的 同步的 附带的
电路系统 和 一个 burst 计数器. 所有 输入 寄存器 控制 用一个 输入 时钟 一双 (k 和 /k) 是 latched 在 这 积极的
边缘 的 k 和 /k.
这些 产品 是 合适的 为 应用 这个 需要 同步hronous 运作, 高 速, 低 电压, 高 密度
和 宽 位 配置.
这些 产品 是 packaged 在 165-管脚 塑料 fbga.
特性
•
1.8 ± 0.1 v 电源 供应 和 hstl i/o
•
dll 电路系统 为 宽 输出 数据 有效的 window 和 future 频率 范围调整
•
独立的 独立 读 和 写 数据端口 和 concurrent transactions
•
100% 总线 utilization ddr 读 和 写 运作
•
四-tick burst 为 减少 地址 频率
•
二 输入 clocks (k 和 /k) 为 准确的 ddr 定时 在 时钟 rising edges 仅有的
•
二 输出 clocks (c 和 /c) 为 准确的 flight 时间
和 时钟 skew 相一致-时钟 和 数据 delivered 一起 至 接到 设备
•
内部 自-安排时间 写 控制
•
时钟-停止 能力 和
µ
s 重新开始
•
用户 可编程序的 阻抗 输出
•
快 时钟 循环 时间 : 3.3 ns (300 mhz) , 4.0 ns (250 mhz) , 5.0 ns (200 mhz)
•
简单的 控制 逻辑 为 容易 depth expansion
•
jtag boundary scan
: 点此下载
