这 信息 在 这个 文档 是 主题 至 改变 没有 注意. 在之前 使用 这个 文档, 请
confirm 那 这个 是 这 最新的 版本.
不 所有 产品 和/或者 类型 是 有 在 每 country. 请 审查 和 nec electronics 销售
代表 为 有效性 和 额外的 信息.
mos 整体的 电路
µ
pd44321181, 44321361
32m-位 zerosb
TM
SRAM
流动 通过 运作
文档 非. m15958ej5v0ds00 (5th 版本)
日期 发行 april 2005 ns cp(k)
打印 在 日本
数据 薄板
这 mark 显示 主要的 修订 点.
2002, 2005
描述
这
µ
pd44321181 是 一个 2,097,152-文字 用 18-位 和 这
µ
pd44321361 是 一个 1,048,576-文字 用 36-位 zerosb
静态的 内存 fabricated 和 先进的 cmos technology 使用 全部 cmos 六-transistor 记忆 cell.
这
µ
pd44321181 和
µ
pd44321361 是 优化 至 eliminate dead cycles 为 读 至 写, 或者 写 至 读
transitions. 这些 zerosb 静态的 rams合并 唯一的 同步的 附带的电路系统, 2-位 burst 计数器 和
输出 缓存区 作 好 作 sram 核心. 所有 输入 寄存器 are 控制 用 一个 积极的 边缘 的 这 单独的 时钟 输入
(clk).
这
µ
pd44321181 和
µ
pd44321361 是 合适的 为 产品 这个 需要 同步的 运作, 高
速, 低 电压, 高 密度 和 宽 bit 配置, 此类 作 缓存区 记忆.
zz 有 至 是 设置 低 在 这 正常的 运作. 当 zz是 设置 高, 这 sram enters 电源 向下 状态
(“sleep”). 在 这 “sleep” 状态, 这 sram 内部的 状态 是 preserved. 当zz 是 设置 低 又一次, 这 sram 重新开始
正常的 运作.
这
µ
pd44321181 和
µ
pd44321361 是 packaged 在 100-管脚 塑料 lqfp 和 一个 1.4 mm 包装 厚度
为 高 密度 和 低 电容的 加载.
特性
•
低 电压 核心 供应: v
DD
= 3.3 ± 0.165 v / 2.5 ± 0.125 v
•
同步的 运作
•
100 百分比 总线 utilization
•
内部 自-安排时间 写 控制
•
burst 读 / 写 : interleaved burst 和 直线的 burst sequence
•
全部地 注册 输入 和 输出 为 流动 通过 运作
•
所有 寄存器 triggered 止 积极的 时钟 边缘
•
3.3v 或者 2.5v lvttl compatible : 所有 输入 和 输出
•
快 时钟 进入 时间 : 7.5 ns (117 mhz)
•
异步的 输出 使能 : /g
•
burst sequence 可选择的 : 模式
•
睡眠 模式 : zz (zz = 打开 或者 低 : 正常的 运作)
•
独立的 字节 写 使能 : /bw1 至 /bw4 (
µ
pd44321361)
/bw1 和 /bw2 (
µ
pd44321181)
•
三 碎片 使能 为 容易 depth expansion
•
一般 i/o 使用 three 状态 输出
: 点此下载
