这 信息 在 这个 文档 是 主题 至 改变 没有 注意. 在之前 使用 这个 文档, 请
confirm 那 这个 是 这 最新的 版本.
不 所有 产品 和/或者 类型 是 有 在 每 country. 请 审查 和 一个 nec electronics
销售 代表 为 有效性 和 额外的 信息.
mos 整体的 电路
µ
pd4482162, 4482182, 4482322, 4482362
8m-位 cmos 同步的 快 sram
pipelined 运作
单独的 循环 deselect
文档 非. m14522ej3v0ds00 (3rd 版本)
日期 发行 12月 2002 ns cp(k)
打印 在 日本
数据SHEET
这 mark
显示 主要的 修订 点.
2000
描述
这
µ
pd4482162 是 一个 524,288-文字 用 16-位, 这
µ
pd4482182 是 一个 524,288-文字 用 18-位,
µ
pd4482322 是 一个 262,144-
文字 用 32-位 和 这
µ
pd4482362 是 一个 262,144-文字 用 36-位 同步的 静态的 内存 fabricated 和 先进的 cmos
技术 使用 全部-cmos 六-晶体管 记忆 cell.
这
µ
pd4482162,
µ
pd4482182,
µ
pd4482322 和
µ
pd4482362 integrates 唯一的 同步的 附带的 电路系统, 2-
位 burst 计数器 和 输出 缓存区 作 好 作 sram 核心. 所有 输入 寄存器 是 控制 用 一个 积极的 边缘 的 这 单独的
时钟 输入 (clk).
这
µ
pd4482162,
µ
pd4482182,
µ
pd4482322 和
µ
pd4482362 是 合适的 为 产品 这个 需要 同步的
运作, 高 速, 低 电压, 高 密度 和 宽 位 配置, 此类 作 cache 和 缓存区 memory.
zz 有 至 是 设置 低 在 这 正常的 运作. 当 zz 是 设置 高, 这 sram enters 电源 向下 状态 (“sleep”). 在
这 “sleep” 状态, 这 sram 内部的 状态 是 preserved. 当 zz 是 设置 低 又一次, 这 sram 重新开始 正常的 运作.
这
µ
pd4482162,
µ
pd4482182,
µ
pd4482322 和
µ
pd4482362 是 packaged 在 100-管脚 塑料 lqfp 和 一个 1.4
mm 包装 厚度 为 高 密度 和 低 电容的 加载.
特性
•
3.3 v 或者 2.5 v 核心 供应
•
同步的 运作
•
运行 温度 : T
一个
= 0 至 70
°
c (-a44, -a50, -a60, -c60)
T
一个
=
−
40 至
+
85
°
c (-a44y, -a50y, -a60y, -c60y)
•
内部 自-安排时间 写 控制
•
burst 读 / 写 : interleaved burst 和 直线的 burst sequence
•
全部地 注册 输入 和 输出 为 pipelined 运作
•
单独的-循环 deselect 定时
•
所有 寄存器 triggered 止 积极的 时钟 边缘
•
3.3 v 或者 2.5 v lvttl 兼容 : 所有 输入 和 输出
•
快 时钟 进入 时间 : 2.8 ns (225 mhz), 3.1 ns (200 mhz), 3.5 ns (167 mhz)
•
异步的 输出 使能 : /g
•
burst sequence 可选择的 : 模式
•
睡眠 模式 : zz (zz = 打开 或者 低 : 正常的 运作)
•
独立的 字节 写 使能 : /bw1 至 /bw4, /bwe (
µ
pd4482322,
µ
pd4482362)
/bw1, /bw2, /bwe (
µ
pd4482162,
µ
pd4482182)
global 写 使能 : /gw
•
三 碎片 使能 为 容易 depth expansion
•
一般 i/o 使用 三 状态 输出