7-837
提醒: 这些 设备 是 敏感的 至 静电的 释放; follow 恰当的 ic 处理 程序.
1-888-intersil 或者 321-724-7143 | 版权 © intersil 公司 1999
CD4034BMS
cmos 8-平台 静态的 双向的 并行的/串行
输入/输出 总线 寄存器
描述
cd4034bms 是 一个 静态的 第八-平台 并行的-或者 串行-输入
并行的-输出 寄存器. 它 能 是 使用 至:
1) bidirectionally 转移 并行的 信息 在 二
buses, 2) 转变 串行 数据 至 并行的 表格 和 直接 这
并行的 数据 至 也 的 二 buses, 3) store (recirculate) par-
allel 数据, 或者 4) 接受 并行的 数据 从 也 的 二 buses
和 转变 那 数据 至 串行 表格. 输入 那 控制 这
行动 包含 一个 单独的-阶段 时钟 (cl), 一个 数据
使能 (ae), 异步的/同步的 (一个/s),
一个-总线-至-b-总线/b-总线-至-一个-总线 (一个/b), 和 paral-
lel/串行 (p/s).
数据 输入 包含 16 双向的 并行的 数据 线条 的
这个 这 第八 一个 数据 线条 是 输入 (3-状态 输出) 和
这 b 数据 线条 是 输出 (输入) 取决于 在 这 信号
水平的 在 这 一个/b 输入. 在 增加, 一个 输入 为 串行 数据
是 也 提供.
所有 寄存器 stages 是 d-类型 主控-从动装置 flip-flops 和
独立的 主控 和 从动装置 时钟 输入 发生 内部
至 准许 同步的 或者 异步的 数据 转移 从
主控 至 从动装置. 分开 从 外部 噪音 和 这 影响
的 加载 是 提供 用 输出 buffering.
引脚
CD4034BMS
顶 视图
1
2
3
4
5
6
7
8
9
10
11
12
8
7
6
5
4
3
2
1
“a” 使能
串行 输入
一个/b
VSS
16
17
18
19
20
21
22
23
24
15
14
13
VDD
7
6
5
4
2
时钟
一个/s
p/s
8
3
1
“b” 数据 线条
“a” 数据 线条
特性
• 高 电压 类型 (20v 比率)
• 双向的 并行的 数据 输入
• 并行的 或者 串行 输入/并行的 输出
• 异步的 或者 同步的 并行的 数据 加载
• 并行的 数据-输入 使能 在 “a” 数据 线条 (3-状态
输出)
• 数据 recirculation 为 寄存器 expansion
• multipackage 寄存器 expansion
• 全部地 静态的 运作 直流-至-10mhz (典型值.) 在
vdd = 10v
• standardized 对称的 输出 特性
• 100% 测试 为 安静的 电流 在 20v
• 5v, 10v 和 15v 参数 比率
• 最大 输入 电流 的 1
µ
一个 在 18v 在 全部
包装-温度 范围;
- 100na 在 18v 和 +25
o
C
• 噪音 余裕 (在 全部 包装 温度 范围):
- 1v 在 vdd = 5v
- 2v 在 vdd = 10v
- 2.5v 在 vdd = 15v
• 满足 所有 (所需的)东西 的 电子元件工业联合会 tentative 标准
非. 13b, “standard specifications 为 描述 的
‘b’ 序列 cmos devices”
产品
• 并行的 输入/并行的 输出, 串行 输入/并行的 输出-
放, 串行 输入/串行 输出 寄存器
• 变换 正确的/变换 left 寄存器
• 变换 正确的/变换 left 和 并行的 加载
• 地址 寄存器
• 缓存区 寄存器
• 总线 系统 寄存器 和 使能 并行的 线条 在 总线
一侧
• 翻倍 总线 寄存器 系统
• 向上-向下 johnson 或者 环绕 计数器
• pseudo-随机的 代号 发生器
• 样本 和 支撑 寄存器 (存储, counting,
显示)
• 频率 和 阶段 比较器
12月 1992
文件 号码
3307
: 点此下载
