特性
最大 样本 比率: 65msps
12-位 决议
非 missing 代号
电源 消耗: 996mw
cmos 技术
同时发生的 样本-和-支撑
70.5db snr 在 10mhz 如果
内部的 和 外部 references
3.3v 数字的/相似物 供应
serialized lvds 输出
整体的 框架 和 synch patterns
msb 和 lsb 第一 模式
选项 至 翻倍 lvds 时钟 输出 电流
管脚- 和 format-兼容 家族
tqfp-80 powerpad
包装
产品
可携带的 ultrasound 系统
录音带 驱动
测试 设备
视力的 networking
描述
这 ads5272 是 一个 高-效能, 65msps, 8-频道,
并行的相似物-至-数字的 转换器 (模数转换器). 内部的 references
是 提供, simplifying 系统 设计 (所需的)东西. 低
电源 消耗量 准许 为 这 最高的 的 系统
integration densities. 串行 lvds (低-电压 差别的
signaling) 输出 减少 这 号码 的 接口 线条 和
包装 大小.
一个 整体的 阶段 锁 循环 multiplies 这 新当选的 模数转换器
抽样时钟 用 一个 因素 的 12.这个 12x 时钟 是 使用 在 这
处理 的 serializing 这 数据 输出 从 各自 频道. 这
12x 时钟 是 也 使用 至 发生 一个 1x 和 一个 6x 时钟, 两个都
的 这个 是 transmitted 作 lvds 时钟 输出. 这 6x 时钟
是 denoted 用 这 differential 一双lclkp 和 lclkn, 当 这
1x 时钟 是 denoted 用 adclkp 和 adclkn. 这 文字
输出 的各自 模数转换器 频道 能 是 transmitted 也 作 msb
或者 lsb 第一. 这 位 coinciding 和 这 rising 边缘 的 这 1x
时钟输出 是 这 第一 位 的 这 文字. 数据 是 至 是 latched 用
这 接受者 在 两个都 这 rising 和 下落 edges 的 这 6x 时钟.
这 ads5272 提供 内部的 references, 或者 能 optionally
是 驱动 和 外部 references. 最好的 效能 能 是
达到 通过 这 内部的 涉及 模式.
这 设备 是 有 在 一个 tqfp-80 powerpad 包装 和
是 指定 在 一个 −40
°
c 至 +85
°
c 运行 范围.
12−Bit
模数转换器
PLL
s/h
Serializer
1X ADCLK
6X ADCLK
IN1
P
一个DCLK
IN1
N
OUT1
P
OUT1
N
12−Bit
模数转换器
s/h
Serializer
IN2
P
IN2
N
OUT2
P
OUT2
N
12−Bit
模数转换器
s/h Serializer
IN3
P
IN3
N
OUT3
P
OUT3
N
LCLK
P
LCLK
N
ADCLK
P
ADCLK
N
12−Bit
模数转换器
s/h
Serializer
IN4
P
IN4
N
OUT4
P
OUT4
N
12−Bit
模数转换器
s/h
Serializer
IN5
P
IN5
N
OUT5
P
OUT5
N
12−Bit
模数转换器
s/h Serializer
IN6
P
IN6
N
OUT6
P
OUT6
N
12−Bit
模数转换器
s/h Serializer
IN7
P
IN7
N
OUT7
P
OUT7
N
12−Bit
模数转换器
s/h
Serializer
涉及
IN8
P
IN8
N
REF
T
int/ext
V
CM
REF
B
OUT8
P
OUT8
N
寄存器
SCLK
SDATA
CS
控制
重置
PD
产品 预告(展)
ADS5272
sbas324 −六月 2004
8-频道, 12-位, 65msps 模数转换器
和 串行 lvds 接口
www.德州仪器.com
版权
2004, 德州 器械 组成公司的
请 是 知道 那 一个 重要的 注意 涉及 有效性, 标准 保用单, 和 使用 在 核心的 产品 的 texas 器械
半导体 产品 和 免责声明 附之 呈现 在 这 终止 的 这个 数据 薄板.
PowerPAD是 一个 注册 商标 的 德州 器械. 所有 其它 商标 是 这 所有物 的 它们的 各自的 所有权人.
: 点此下载
