初步的 rev. 0.8 12/00 版权 © 2000 用 硅 实验室 si5020-ds08
这个 信息 应用 至 一个 产品 下面 开发. 它的 特性 和 规格 是 主题 至 改变 没有 notice.
Si5020
siphy™ m
ULTI
-r
ATE
sonet/sdh c
锁
和
D
ATA
R
ECOVERY
IC
特性
完全 高 速, 低 电源, cdr 解决方案 包含 这 下列的:
产品
描述
这 si5020 是 一个 全部地 整体的 低-电源 时钟 和 数据 恢复 (cdr)
ic 设计 为 高-速 串行 交流 系统. 它 extracts
定时 信息 和 数据 从 一个 串行 输入 在 oc-48/12/3, stm-16/4/1,
或者 gigabit ethernet (gbe) 比率. 支持 为 2.7 gbps 数据 streams 是 也
提供 为 oc-48/stm-16 产品 那 雇用 向前 错误
纠正 (fec). dspll™ 技术 排除 敏感的 噪音 entry
点 因此 制造 这 pll 较少 敏感 至 板-水平的 interaction 和
helping 至 确保 最优的 jitter 效能.
这 si5020 代表 一个 新 标准 在 低 jitter, 低 电源, 和 小
大小 为 高 速 cdrs. 它 运作 从 一个 单独的 2.5 v 供应 在 这
工业的 温度 范围 (–40°c 至 85°c).
函数的 块 图解
!
支持 oc-48/12/3, stm-16/4/1,
gigabit ethernet, 和 2.7 gbps fec
!
低 power—270 mw (典型值 oc-48)
!
小 footprint: 4 mm x 4 mm
!
dspll™ 排除 外部 循环
过滤 组件
!
3.3 v tolerant 控制 输入
!
超过 所有 sonet/sdh
jitter 规格
!
jitter 一代
3.0 mUI
RMS
(典型值)
!
设备 电源 向下
!
丧失-的-锁 指示信号
!
单独的 2.5 v 供应
!
sonet/sdh/atm routers
!
增加/漏出 multiplexers
!
数字的 交叉 connects
!
gigabit ethernet 接口
!
sonet/sdh 测试 设备
!
视力的 transceiver modules
!
sonet/sdh regenerators
!
板 水平的 串行 links
BUF
BUF
DSPLL™
Retimer
LOL
2
2
DIN+
DIN–
BUF
REFCLK+
2
REFCLK–
pwrdn/cal
2
RATESEL1–0
2
CLKOUT+
CLKOUT–
DOUT+
DOUT–
阶段-锁
循环
REXT
偏差
订货 信息:
看 页 14.
管脚 assignments
Si5020
1
2
3
4
5
6 7 8 9
13
14
15
16
REXT
VDD
地
REFCLK+
REFCLK–
pwrdn/cal
VDD
DOUT+
DOUT–
VDD
12
11
10
地
17181920
RATESEL1
RATESEL0
地
CLKOUT+
CLKOUT–
LOL
VDD
地
DIN+
DIN–
垫子
顶View
: 点此下载
