描述
■
3.0ns 典型 传播 延迟
■
<500ps 典型 输出-至-输出 skew
■
差别的 pecl 输入
■
24ma ttl 输出
■
流动-通过 pinouts
■
有 在 8-管脚 soic 包装
这 sy10/100elt23 是 双 差别的 pecl-至-ttl
翻译. 因为 pecl (积极的 ecl) 水平 是
使用, 仅有的 +5v 和 地面 是 必需的. 这 小 外形
8-含铅的 soic 包装 和 这 低 skew 双 门 设计
的 这 elt23 制造 它 完美的 为 产品 这个 需要
这 转变 的 一个 时钟 和 一个 数据 信号.
这 elt23 是 有 在 两个都 ecl standards: 这
10elt 是 兼容 和 积极的 ecl 10h 逻辑 水平,
当 这 100elt 是 兼容 和 积极的 ecl 100k
逻辑 水平.
特性
双 差别的
pecl-至-ttl
翻译
管脚 names
管脚 配置/块 图解
管脚 函数
Q
n
ttl 输出
D
n
差别的 pecl 输入
V
CC
+5.0v 供应
地 地面
SOIC
顶 视图
ClockWorks™
SY10ELT23
SY100ELT23
1
2
3
4
5
6
7
8
D
0
V
CC
Q
0
地
Q
1
D
0
PECL TTL
D
1
D
1
rev.: g amendment: 0
公布 日期:
12月 1999
1