W25P022A
64K
×
32 burst pipelined 高-速
cmos 静态的 内存
发行 释放 日期: 九月 1996
- 1 - 修订 a1
一般 描述
这 w25p022a 是 一个 高-速, 低-电源, 同步的-burst pipelined cmos 静态的 内存
有组织的 作 65,536
×
32 位 那 运作 在 一个 单独的 3.3-volt 电源 供应. 一个 建造-在 二-位 burst
地址 计数器 支持 两个都 pentium
burst 模式 和 直线的 burst 模式. 这 模式 至 是
executed 是 控制 用 这LBO 管脚. pipelining 或者 非-pipelining 的 这 数据 输出 是 控制 用
这FT 管脚. 一个 snooze 模式 减少 电源 消耗.
这w25p022a 支持 两个都 2t/2t 模式 和 2t/1t 模式, 这个 能 是 选择 用 管脚 42. 这
default 模式 是 2t/1t, 和 管脚 42 低. 至 转变 至 2t/2t 模式, 偏差 管脚 42 至 vDDQ. 这 状态 的
管脚 42 应当 不 是 changed 之后 电源 向上. 这 2t/2t 模式 将 支持 一个 循环 的 有效的 数据
输出 在 一个 burst 读 循环 当 这 设备 是 deselected 用 ce2/ CE3 . 这个 模式 支持 3-1-1-1-
1-1-1-1 在 一个 二-bank, 后面的-至-后面的 burst 读 循环. 在 这 其它 hand, 这 2t/1t 模式 使不能运转
数据 输出 在里面 一个 循环 在 一个 burst 读 循环 当 这 设备 是 deselected 用 ce2/ CE3 . 在 这个
模式, 这 设备 支持 仅有的 3-1-1-1-2-1-1-1 在 一个 二-bank, 后面的-至-后面的 burst 读 cycle.
特性
•
同步的 运作
•
高-速 进入 时间: 6/7 ns (最大值.)
•
单独的 +3.3v 电源 供应
•
单独的 字节 写 能力
•
3.3v lvttl 兼容 i/o
•
时钟-控制 和 注册 输入
•
异步的 输出 使能
•
pipelined/非-pipelined 数据 输出 能力
•
支持 snooze 模式 (低-power 状态)
•
内部的 burst 计数器 支持 intel burst 模式
&放大; 直线的 burst 模式
•
支持 两个都 2t/2t &放大; 2t/1t 模式
•
packaged 在 100-管脚 qfp 或者 tqfp
块 图解
一个(15:0)
数据 i/o
寄存器
输入
寄存器
控制
逻辑
REGISTE
R
64k x 32
核心
排列
ce(3:1)
BWE
CLK
OE
GW
ADSC
ADSP
ADV
LBO
bw(4:1)
i/o(32:1)
FT
ZZ
MS
: 点此下载
