首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:813534
 
资料名称:DM74LS163AE
 
文件大小: 210K
   
说明
 
介绍:
Synchronous 4-Bit Binary Counters
 
 


: 点此下载
 
1
浏览型号DM74LS163AE的Datasheet PDF文件第2页
2
浏览型号DM74LS163AE的Datasheet PDF文件第3页
3
浏览型号DM74LS163AE的Datasheet PDF文件第4页
4
浏览型号DM74LS163AE的Datasheet PDF文件第5页
5
浏览型号DM74LS163AE的Datasheet PDF文件第6页
6
浏览型号DM74LS163AE的Datasheet PDF文件第7页
7
浏览型号DM74LS163AE的Datasheet PDF文件第8页
8
浏览型号DM74LS163AE的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
TLF6397
54LS161ADM54LS161ADM74LS161A 54LS163ADM54LS163ADM74LS163A 同步的
4-位 二进制的 Counters
1992
54LS161ADM54LS161ADM74LS161A
54LS163ADM54LS163ADM74LS163A
同步的 4-位 二进制的 Counters
一般 描述
这些 synchronous presettable counters 特性 一个 inter-
nal carry 看-ahead 应用 高-速 counting
designs LS161A LS163A 4-位 二进制的 counters
carry 输出 解码 意思 一个 也不 gate 因此
阻止 尖刺 正常的 counting 模式 oper-
ation 同步的 运作 提供 having 所有 flip-
flops clocked 同时发生地 所以 输出 改变 co-
incident 各自 其它 所以 instructed 计数-
使能 输入 内部的 gating 这个 模式 运作
排除 输出 counting 尖刺 这个 正常情况下
有关联的 异步的 (波纹 时钟) counters 一个
缓冲 时钟 输入 triggers flip-flops rising
(积极的-going) 边缘 时钟 输入 waveform
这些 counters 全部地 programmable is 输出
preset level presetting synchronous
设置 向上 一个 水平的 加载 输入 使不能运转 计数器
导致 输出 同意 建制 数据 之后
next 时钟 pulse regardless 水平 使能
input clear 函数 LS161A asynchronous
一个 水平的 clear 输入 sets 所有 flip-flop
输出 low regardless 水平 clock load 或者 en-
inputs clear 函数 LS163A synchro-
nous 一个 水平的 clear 输入 sets 所有
flip-flop 输出 之后 next 时钟 pulse regardless
水平 使能 inputs 这个 同步的 clear al-
lows 计数 长度 修改 easily 解码
最大 计数 desired accomplished 一个 ex-
ternal 与非 gate 输出 连接 clear
输入 synchronously clear 计数器 所有 outputs
carry 看-ahead 电路系统 提供 cascading coun-
ters n-位 同步的 产品 没有 额外的
gating Instrumental accomplishing 这个 函数
计数-使能 输入 一个 波纹 carry output
两个都 计数-使能 输入 (p t) 必须 count
输入 T 喂养 向前 使能 波纹 carry output
波纹 carry 输出 因此 使能 生产 一个 高-lev-
el 输出 脉冲波 一个 持续时间 大概 equal
高-水平的 portion Q
一个
output 这个 高-水平的 overflow
波纹 carry 脉冲波 使用 使能 successive cascad-
ed stages 高-至-低 水平的 transitions 使能 P 或者 T
输入 occur regardless 逻辑 水平的 clock
这些 counters 特性 一个 全部地 独立 时钟 circuit
改变 制造 控制 输入 (使能 P 或者 T 或者 加载)
modify 运行 模式 效应 直到 clocking
occurs 函数 计数器 (whether enabled dis-
abled loading 或者 counting) dictated solely
情况 meeting 稳固的 设置-向上 支撑 times
特性
Y
Synchronously 可编程序的
Y
内部的 看-ahead counting
Y
Carry 输出 n-位 cascading
Y
同步的 counting
Y
加载 控制 线条
Y
二极管-clamped 输入
Y
典型 传播 time 时钟 Q 输出 14 ns
Y
典型 时钟 频率 32 MHz
Y
典型 电源 消耗 93 mW
Y
Alternate MilitaryAerospace 设备 (54ls161
54ls163) available 联系 一个 国家的 semiconduc-
tor 销售 OfficeDistributor specificaitons
连接 图解
双-在-线条 包装
TLF6397–1
顺序 号码 54LS161ADMQB 54LS161AFMQB
54LS161ALMQB 54LS163ADMQB 54LS163AFMQB
54LS163ALMQB DM54LS161AJ DM54LS161AW
DM54LS163AJ DM54LS163AW DM74LS161AM
DM74LS161AN DM74LS163AM 或者 DM74LS163AN
NS 包装 号码 E20A J16A
M16A N16E 或者 W16A
C
1995 国家的 半导体 公司 rrd-b30m105printed U S A
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com