TLF6407
54LS194ADM74LS194A 4-位 双向的 普遍的 变换 寄存器
六月 1989
54LS194ADM74LS194A 4-位
双向的 普遍的 变换 寄存器
一般 描述
这个 双向的 变换 寄存器 是 设计 至 包含
virtually 所有 的 这 特性 一个 系统 设计者 将 want 在 一个
变换 register 它们 特性 并行的 inputs 并行的 outputs
正确的-变换 和 left-变换 串行 inputs 运行-模式-控制
inputs 和 一个 直接 overriding clear line 这 寄存器 有
四 distinct 模式 的 operation namely
并行的 (broadside) 加载
变换 正确的 (在 这 方向 Q
一个
对着 Q
D
)
变换 left (在 这 方向 Q
D
对着 Q
一个
)
Inhibit 时钟 (做 nothing)
同步的 并行的 加载 是 accomplished 用 应用
这 四 位 的 数据 和 带去 两个都 模式 控制 inputs S0
和 S1 high 这 数据 是 承载 在 这 有关联的 flip-
flops 和 呈现 在 这 输出 之后 这 积极的 转变
的 这 时钟 input 在 loading 串行 数据 流动 是 inhibit-
ed
变换 正确的 是 accomplished synchronously 和 这 rising
边缘 的 这 时钟 脉冲波 当 S0 是 高 和 S1 是 low
串行 数据 为 这个 模式 是 entered 在 这 变换-正确的 数据
input 当 S0 是 低 和 S1 是 high 数据 shifts left syn-
chronously 和 新 数据 是 entered 在 这 变换-left 串行
input
Clocking 的 这 flip-flop 是 inhibited 当 两个都 模式 控制
输入 是 low
特性
Y
并行的 输入 和 输出
Y
四 运行 modes
同步的 并行的 加载
正确的 变换
Left 变换
做 nothing
Y
积极的 边缘-triggered clocking
Y
直接 overriding clear
连接 图解
双-在-线条 包装
TLF6407–1
顺序 号码 54LS194ADMQB 54LS194AFMQB
54LS194ALMQB DM74LS194AM 或者 DM74LS194AN
看 NS 包装 号码 E20A J16A M16A N16E 或者 W16A
C
1995 国家的 半导体 公司 rrd-b30m105printed 在 U S A
: 点此下载
