首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:961252
 
资料名称:74HC73PW
 
文件大小: 52K
   
说明
 
介绍:
Dual JK flip-flop with reset; negative-edge trigger
 
 


: 点此下载
 
1
浏览型号74HC73PW的Datasheet PDF文件第2页
2
浏览型号74HC73PW的Datasheet PDF文件第3页
3
浏览型号74HC73PW的Datasheet PDF文件第4页
4
浏览型号74HC73PW的Datasheet PDF文件第5页
5
浏览型号74HC73PW的Datasheet PDF文件第6页
6
浏览型号74HC73PW的Datasheet PDF文件第7页
7
浏览型号74HC73PW的Datasheet PDF文件第8页
8
浏览型号74HC73PW的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
1. 一般 描述
这 74hc73 是 一个 高-速 si-门 cmos 设备 和 是 管脚 兼容 和 低-电源
肖特基 ttl (lsttl). 这 74hc73 是 specified 在 遵从 和 电子元件工业联合会
标准 非. 7a.
这 74hc 是 一个 双 负的-边缘 triggered jk flip-flop featuring 单独的 j, k, 时钟
(ncp) 和 重置 (nr) 输入; 也 complementary nq 和 nq 输出.
这 j 和 k 输入 必须 是 稳固的 一个 设置-向上 时间 较早的 至 这 高-至-低 时钟
转变 为 predictable 运作.
这 重置 (nr) 是 一个 异步的 起作用的 低 输入. 当 低, 它 overrides 这 时钟
和 数据 输入, forcing 这 nq 输出 低 和 这 nq 输出 高.
施密特-触发 action 在 这 时钟 输入 制造 这 电路 高级地 tolerant 至 slower 时钟
上升 和 下降 时间.
2. 特性
低-电源 消耗
遵守 和 电子元件工业联合会 标准 非. 7A
静电释放 保护:
HBM eia/jesd22-a114-b 超过 2000 V
MM eia/jesd22-a115-一个 超过 200 v.
多样的 包装 选项
specified 从
40
°
Cto+80
°
c 和 从
40
°
C +125
°
c.
74HC73
双 jk flip-flop 和 重置; 负的-边缘 触发
rev. 03 — 12 十一月 2004 产品 数据 薄板
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com