sharc 和 这 sharc 标志 是 注册商标 的 analog 设备, 公司
SHARC
®
处理器
adsp-21262
rev. 一个
信息 陈设 用 相似物 设备 是相信 至 是 精确 和 可依靠的.
不管怎样, 非 责任 是 assumed 用 相似物 设备 为 它的 使用, 也不 为 任何
infringements 的 专利权 或者 其它 权利 的 第三 部 那 将 结果 从 它的 使用.
规格 主题 至 改变 没有 非tice. 非 执照 是 准予 用 牵涉
或者 否则 下面 任何 专利权 或者 专利权 权利 的 相似物 设备. 商标 和
注册 商标 是 这 所有物 的 它们的 各自的 所有权人.
一个 技术 方法, p.o. 盒 9106, norwood, 毫安 02062-9106 美国
电话: 781.329.4700 www.相似物.com
传真: 781.326.8703 © 2004 相似物 设备, 公司 所有 权利 保留.
SUMMARY
高 效能 32-位/40-bit floating-要点 处理器
优化 为 高 精确 信号 处理
产品
这 adsp-21262 sharc dsp 是 代号 兼容 和 所有
其它 sharc dsps
单独的-操作指南 多样的-数据 (simd) computational archi-
tecture—two 32-位 ieee floating-要点/32-位 fixed-
要点/40-位 扩展 precision floating-要点 computa-
tional 单位, 各自 和 一个 乘法器, alu, shifter, 和
寄存器 文件
高 带宽 i/o—a 并行的 端口, spi 端口, 六 串行
端口, 数字的 音频的 接口 (dai), 和 jtag
dai 包含 二 精确时钟 发生器 (pcgs), 一个
输入 数据 端口 (idp) 这个 包含 这 并行的 数据
acquisition 端口 (pdap), 和 三 可编程序的 计时器,
所有 下面 软件 控制 通过 这 信号 routing 单位
(sru)
在-碎片 memory—2m 位 的 在-碎片 sram 和 一个 专心致志的
4m 位 的 在-碎片 掩饰-可编程序的 只读存储器
六 独立 同步的 串行 端口 提供 一个 多样性
的 串行 交流 protocols 包含 tdm 和 i
2
S
模式
这 adsp-21262 是 有 和 一个 200 mhz 核心 操作指南
比率. 为 完全 订货 信息, 看订货
手册 在 页 44.
图示 1. 函数al 块 图解
地址
数据
PX REGI STER
6
JTAG 测试 &放大; EMULATION
20
3
串行 端口 (6)
输入
数据 端口 (8)
并行的 数据
ACQUISITION 端口
计时器 (3)
SI GNAL
RO U德州仪器 NG
单位
PRECISI 在 CLO CK
发生器 (2)
数字的 音频的 接口
3
16
地址/
数据 总线/ GPIO
控制/gpio
并行的
端口
IOP
寄存器
(记忆 编排)
CO N TR OL,
状态,
数据 缓存区
4
SPI PO RT (1)
DMA 控制
22 途径
4
GPIO flags/
irq/timexp
i/o 处理器
处理 ING
ELE MENT
(p ey)
PROCES SING
EL EMENT
(pex)
计时器
操作指南
CACHE
32
48 -位
DAG1
8
4
32
DA G2
8
4
32
32
P M 增加 R ES S B 美国
DM 地址 总线
PM 数据 总线
DM数据 总线
64
64
核心 处理器
PRO GRAM
SEQUENCER
地址 数据
SRAM
1MBIT 只读存储器
2MBIT
双 PORTED 记忆
块 0
SRAM
1MBIT 只读存储器
2MBIT
双 PORTED 记忆
BLO CK 1
S
IOD
(32)
IOA
(18)
32
: 点此下载
