首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:974603
 
资料名称:CD40194BMS
 
文件大小: 129K
   
说明
 
介绍:
CMOS 4-Bit Bidirectional Universal Shift Register
 
 


: 点此下载
 
1
浏览型号CD40194BMS的Datasheet PDF文件第2页
2
浏览型号CD40194BMS的Datasheet PDF文件第3页
3
浏览型号CD40194BMS的Datasheet PDF文件第4页
4
浏览型号CD40194BMS的Datasheet PDF文件第5页
5
浏览型号CD40194BMS的Datasheet PDF文件第6页
6
浏览型号CD40194BMS的Datasheet PDF文件第7页
7
浏览型号CD40194BMS的Datasheet PDF文件第8页
8
浏览型号CD40194BMS的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
7-1307
提醒: 这些 设备 是 敏感的 至 静电的 释放; follow 恰当的 ic 处理 程序.
1-888-intersil 或者 321-724-7143 | 版权 © intersil 公司 1999
cd40104bms,
CD40194BMS
cmos 4-位 双向的
普遍的 变换 寄存器
Pinouts
CD40104BMS
顶 视图
CD40194BMS
顶 视图
函数的 图解
CD40104BMS
CD40194BMS
14
15
16
9
13
12
11
10
1
2
3
4
5
7
6
8
输出 使能
变换 正确的 在
D0
D1
D2
D3
VSS
变换 水平的 在
VDD
Q1
Q2
Q3
时钟
选择 1
选择 0
Q0
14
15
16
9
13
12
11
10
1
2
3
4
5
7
6
8
重置
变换 正确的 在
D0
D1
D2
D3
VSS
变换 水平的 在
VDD
Q1
Q2
Q3
时钟
选择 1
选择 0
Q0
3
4
5
6
7
2
9
10
D0
D1
D2
D3
时钟
S0
S1
变换 left 在
变换 正确的 在
模式 选择
11
15
14
13
12
Q0
Q1
Q2
Q3
输出 使能
1
vdd = 16
vss = 8
3
4
5
6
7
2
9
10
D0
D1
D2
D3
时钟
S0
S1
变换 left 在
变换 正确的 在
模式 选择
11
15
14
13
12
Q0
Q1
Q2
Q3
重置
1
vdd = 16
vss = 8
特性
高 电压 类型 (20v 比率)
中等 速 fcl = 12mhz (典型值.) 在 vdd = 10v
全部地 静态的 运作
同步的 并行的 或者 串行 运作
三 状态 输出 (cd40104bms)
异步的 主控 重置 (cd40194bms)
5v, 10v 和 15v 参数 比率
standardized 对称的 输出 特性
满足 所有 (所需的)东西 的 电子元件工业联合会 tentative 标准
非. 13b, “standard specifications 为 描述 的
‘b’ 序列 cmos devices”
产品
arithmetic 单位 总线 寄存器
串行/并行的 conversions
一般 目的 寄存器 为 总线 有组织的 系统
一般 目的 寄存器
描述
这 cd40104bms 是 一个 普遍的 变换 寄存器 featuring 并行的
输入, 并行的 输出, 变换 正确的 和 变换 left 串行
输入, 和 一个 高 阻抗 第三 输出 状态 准许 这 设备
至 是 使用 在 总线 有组织的 系统.
在 这 并行的 加载 模式 (s0 和 s1 是 高), 数据 是 承载 在
这 有关联的 flip-flop 和 呈现 在 这 输出 之后 这 积极的
转变 的 这 时钟 输入. 在 加载, 串行 数据 flow 是
inhibited. 变换 正确的 和 变换 left 是 accomplished synchronously
正确的 和 变换 left 串行 输入, 各自. clearing 这
寄存器 是 accomplished 用 设置 两个都 模式 控制 低 和
clocking 这 寄存器. 当 这 输出 使能 输入 是 低, 所有 输出
假设 这 高 阻抗 状态.
这 cd40194bms 是 一个 普遍的 变换 寄存器 featuring 并行的 输入,
并行的 输出 变换 正确的 和 变换 left 串行 输入, 和 一个
直接 overriding clear 输入. 在 这 并行的 加载 模式 (s0 和 s1 是
高), 数据 是 承载 在 这 有关联的 flip-flop 和 呈现 在 这 输出-
放 之后 这 积极的 转变 的 这 时钟 输入. 在 加载,
串行 数据 flow 是 inhibited. 变换 正确的 和 变换 left 是 accomplished
synchronously 在 这 积极的 时钟 边缘 和 数据 entered 在 这
变换 正确的 和 变换 left 串行 输入, 各自. clocking 的
这 寄存器 是 inhibited 当 两个都 模式 控制 输入 是 低. 当
低, 这 重置 输入 resets 所有 stages 和 forces 所有 输出 低. 这
cd40194bms 是 类似的 至 工业 类型 340194 和 mc40194.
这 cd40104bms 和 cd40194bms 序列 类型 是 有提供的 在
这些 16 含铅的 输出线条 包装
braze seal 插件 *hnx, †H4W
frit seal 插件 *h1l, †HIF
陶瓷的 flatpack H6W
* cd40104b 仅有的 †cd40194b 仅有的
文件 号码
3352
12月 1992
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com