7-1307
注意事项: 这些 设备 是 敏感 至 静电 放电; 跟着 适当的 集成电路 搬运 程序.
1-888-intersil 或 321-724-7143 | 版权 © intersil 公司 1999
cd40104bms,
CD40194BMS
cmos 4-有点 双向
通用 轮班 注册
引出线
CD40104BMS
顶部 查看
CD40194BMS
顶部 查看
功能 图表
CD40104BMS
CD40194BMS
14
15
16
9
13
12
11
10
1
2
3
4
5
7
6
8
输出 启用
轮班 右侧 入点
D0
D1
D2
D3
vss
轮班 水平 入点
VDD
Q1
Q2
Q3
时钟
选择 1
选择 0
Q0
14
15
16
9
13
12
11
10
1
2
3
4
5
7
6
8
重置
轮班 右侧 入点
D0
D1
D2
D3
vss
轮班 水平 入点
VDD
Q1
Q2
Q3
时钟
选择 1
选择 0
Q0
3
4
5
6
7
2
9
10
D0
D1
D2
D3
时钟
S0
S1
轮班 左 入点
轮班 右侧 入点
模式 选择
11
15
14
13
12
Q0
Q1
Q2
Q3
输出 启用
1
vdd = 16
vss = 8
3
4
5
6
7
2
9
10
D0
D1
D2
D3
时钟
S0
S1
轮班 左 入点
轮班 右侧 入点
模式 选择
11
15
14
13
12
Q0
Q1
Q2
Q3
重置
1
vdd = 16
vss = 8
特点
• 高 电压 类型 (20v 评级)
• 中 速度 fcl = 12mhz (典型值.) 在 vdd = 10v
• 完全 静态 操作
• 同步 平行 或 串行 操作
• 三个 州 产出 (cd40104bms)
• 异步 主人 重置 (cd40194bms)
• 5v, 10v 和 15v 参数化 额定值
• 标准化 对称 输出 特性
• 满足 全部 要求 的 电子元件工业联合会 tentative 标准
否. 13b, “standard 特定 用于 描述 的
‘b’ 系列 cmos devices”
应用程序
• 算术 单位 总线 寄存器
• 串行/平行 转换
• 概述 目的 注册 用于 总线 有组织的 系统
• 概述 目的 寄存器
描述
这 cd40104bms 是 一个 通用 轮班 注册 特色 平行
输入, 平行 产出, 轮班 右侧 和 轮班 左 串行
输入, 和 一个 高 阻抗 第三 输出 州 允许 这 设备
至 是 已使用 入点 总线 有组织的 系统.
入点 这 平行 荷载 模式 (s0 和 s1 是 高), 数据 是 已加载 进入
这 关联的 flip-flop 和 出现 在 这 输出 之后 这 正
过渡 的 这 时钟 输入. 期间 正在加载, 串行 数据 flow 是
抑制. 轮班 右侧 和 轮班 左 是 已完成 同步
开启 这 正 时钟 边缘 与 串行 数据 已输入 在 这 轮班
右侧 和 轮班 左 串行 输入, 分别. 结算 这
注册 是 已完成 由 设置 两者都有 模式 控件 低 和
时钟 这 注册. 当 这 输出 启用 输入 是 低, 全部 产出
假设 这 高 阻抗 州.
这 cd40194bms 是 一个 通用 轮班 注册 特色 平行 输入,
平行 产出 轮班 右侧 和 轮班 左 串行 输入, 和 一个
直接 压倒一切 清除 输入. 入点 这 平行 荷载 模式 (s0 和 s1 是
高), 数据 是 已加载 进入 这 关联的 flip-flop 和 出现 在 这 出点-
put 之后 这 正 过渡 的 这 时钟 输入. 期间 正在加载,
串行 数据 flow 是 抑制. 轮班 右侧 和 轮班 左 是 已完成
同步 开启 这 正 时钟 边缘 与 数据 已输入 在 这
轮班 右侧 和 轮班 左 串行 输入, 分别. 时钟 的
这 注册 是 抑制 当 两者都有 模式 控制 输入 是 低. 当
低, 这 重置 输入 重置 全部 阶段 和 力 全部 产出 低. 这
cd40194bms 是 类似 至 行业 类型 340194 和 mc40194.
这 cd40104bms 和 cd40194bms 系列 类型 是 提供的 入点
这些 16 铅 出点线 软件包
braze 密封 倾角 *hnx, †H4W
玻璃料 密封 倾角 *h1l, †HIF
陶瓷 扁平包装 H6W
* cd40104b 仅 †cd40194b 仅
文件 号码
3352
12月 1992
: 点此下载
