Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
march 25, 1997 – 修订 july 29, 1997
cy2305 和 cy2309 作 pci 和 sdram 缓存区
介绍 至 cypress 零 延迟 缓存区
what 是 一个 零 延迟 缓存区?
一个 零 延迟 缓存区 是 一个 设备 那 能 风扇 输出 1 时钟 信号
在 多样的 时钟 信号 和 零 延迟 和 非常 低 skew
在 这 输出. 这个 设备 是 好 suited 作 一个 缓存区 为
pci 或者 sdram 预定的 至 它的 零 输入 至 输出 延迟 和 非常
低 输出 至 输出 skew.
一个 simplified 图解 的 这 cy2308 零 延迟 缓存区 是 显示
在
图示 1
. 这 cy2308 是 建造 使用 一个 pll 那 使用 一个 ref-
erence 输入 和 一个 反馈 输入. 这 反馈 循环 是
关闭 用 驱动 这 反馈 输入 (fbk) 从 一个 的 这
输出. 这 阶段 探测器 在 这 pll adjusts 这 输出
频率 的 这 vco 所以 那 这 二 输入 有 非 阶段
区别. 自从 一个 输出 是 一个 的 这 输入 至 这 pll,
零 阶段 区别 是 maintained 从 ref 至 这 输出
驱动 fbk. now 如果 所有 输出 是 uniformly 承载, 零
阶段 区别 将 是 maintained 从 ref 至 所有 输出.
这个 是 一个 简单的 零 延迟 缓存区. introducing 额外的 de-
vices (e.g., dividers) 在 这 输出 和 fbk 能 给
上升 至 一些 革新的 产品 为 这 pll, 和 为 fur-
ther 信息 在 这些 谈及 至 这 cypress 应用
便条
“cy2308 零 延迟 buffer”
. 自从 许多 buffering ap-
plications 需要 仅有的 一个 简单的 closure 的 这 反馈 循环,
cypress 有 设计 零 延迟 缓存区 和 内部的 喂养-
后面的 循环: 这 cy2305 和 cy2309.
what 是 这 cy2305 和 cy2309?
cypress 有 设计 零 延迟 缓存区 特别 suited 为
使用 和 pci 或者 sdram buffering. 这 cy2305 和 cy2309
有 被 设计 和 这 反馈 path 整体的 为
simpler 系统 设计. 一个 simplified 块 图解 的 这
cy2309 零 延迟 缓存区 是 显示
图示 2
. 这个 零 延迟
缓存区 使用 一个 输入/输出 垫子 在 clkout 所以 那 这 喂养-
后面的 信号 能 是 sensed 直接地 从 这 输出 它自己.
驱动 能力
这 cy2305 和 cy2309 有 高 驱动 输出 设计
至 满足 这 电子元件工业联合会 sdram 规格 的 30 pf capaci-
tance 在 各自 dimm 时钟 输入.
自从 这 典型 cmos 输入 是 7 pf 和 这 cy2305/09 是
设计 至 驱动 向上 至 30 pf; 这个 意思 那 向上 至 4 cmos
输入 能 是 驱动 从 一个 单独的 输出 的 一个 cy2305/09.
不管怎样 这 输出 加载 在 这 cy2305/09 必须 是 equal
在 所有 输出 至 维持 零 延迟 从 这 输入.
电源 向下
这 cy2305 和 cy2309 有 一个 唯一的 电源-向下 模式:
如果 这 输入 涉及 是 stopped, 这 部分 automatically enters
一个 关闭 状态, 关闭 向下 这 pll 和 三-stating 这
输出. 当 这 部分 是 在 关闭 模式 它 牵引 较少 比
50
µ
一个, 和 能 来到 输出 的 关闭 模式 和 这 pll
锁 在 较少 比 1 ms. 这个 电源 向下 模式 能 也 是
entered 用 三-stating 这 输入 涉及 驱动器 和 准许-
ing 这 内部的 拉-向下 至 拉 这 输入 低 (这 输入
做 不 有 至 go 低, 它 仅有的 有 至 停止).
5 volt 至 3.3 volt 水平的 shifting
这 cy2305 和 cy2309 能 act 作 一个 5-volt 至 3.3-volt 水平的
shifter. 这 涉及 输入 垫子 是 5-volt 信号-兼容.
自从 许多 系统 组件 安静的 运作 在 5 伏特, 这个
特性 提供 这 能力 至 发生 多样的 3.3-volt
clocks 从 一个 单独的 5-volt 涉及 时钟. 这个 5-volt sig-
nal-兼容性 是 仅有的 有 在 这 涉及 垫子; 这
其它 输入 焊盘 在 这 cy2309 是 不 5-volt 兼容.
图示 1. simplified 块 图解 的 cy2308
VCO
REF
CLKA1
CLKA2
CLKA3
CLKA4
FBK
循环
过滤
阶段
探测器
PLL
MUX
选择 输入
解码
S2
S1
CLKB1
CLKB2
CLKB3
CLKB4
图示 2. simplified 块 图解 的 cy2309
VCO
REF
CLKA1
CLKA2
CLKA3
CLKA4
CLKOUT
循环
过滤
阶段
探测器
PLL
MUX
选择 输入
解码
S2
S1
CLKB1
CLKB2
CLKB3
CLKB4
: 点此下载
