整体的
电路
系统, 公司
ICS950812
0542g—08/21/03
块 图解
推荐 应用:
ck-408 时钟 和 缓冲/unbuffered 模式 支承的
almador, brookdale, odem, 和 montara-g chipsets 和
piii/p4 处理器. 可编程序的 为 组 至 组 skew.
输出 特性:
• 3 差别的 cpu 时钟 pairs @ 3.3v
• 7 pci (3.3v) @ 33.3mhz 包含 2 early pci clocks
• 3 pci_f (3.3v) @ 33.3mhz
• 1 usb (3.3v) @ 48mhz, 1 点 (3.3v) @ 48mhz
• 1 ref (3.3v) @ 14.318mhz
• 5 3v66 (3.3v) @ 66.6mhz
• 1 vch/3v66 (3.3v) @ 48mhz 或者 66.6mhz
• 3 66mhz_输出/3v66 (3.3v) @ 66.6mhz_在 或者 66.6mhz
特性:
• 提供 标准 发生率 和 额外的 5%
和 10% 在-clocked 发生率
• 支持 展开 spectrum 调制:
非 展开, 中心 展开 (±0.35%, ±0.5%,
或者 ±0.75%), 或者 向下 展开 (-0.5%, -1.0%, 或者 -1.5%)
• 提供 可调整的 pci early 时钟 通过 获得 输入
• 可选择的 1x 或者 2x 力量 为 ref 通过 i
2
c 接口
• 效率高的 电源 管理 scheme 通过 pd#,
cpu_stop# 和 pci_stop#.
• 使用 外部 14.318mhz 结晶
• 停止 clocks 和 函数的 控制 有 通过
I
2
c 接口.
关键 规格:
•
cpu 输出 jitter <150ps
• 3v66 输出 jitter <250ps
• 66mhz 输出 jitter (additive) (缓冲 模式) <100ps
• cpu 输出 skew <100ps
管脚 配置
频率 发生器 和 200mhz 差别的 cpu clocks
频率 选择
便条:
almador 板 水平的 设计 必须 使用 管脚 22,
66mhz_out1, 作 这 反馈 连接 从 这
时钟 缓存区 path 至 这 almador (gmch) chipset.
66mhz_ou
T
(2:0)
66mhz_在 pciclk_f
3v66 (4:2) 3v66_5 PCICLK
FS2 FS1 FS0 MHz MHz MHz MHz MHz
0 0 0 66.66 66.66 66.66 66.66 33.33
0 0 1 100.00 66.66 66.66 66.66 33.33
0 1 0 200.00 66.66 66.66 66.66 33.33
0 1 1 133.33 66.66 66.66 66.66 33.33
1 0 0 66.66 66.66 66mhz_在 输入 66mhz_在/2
1 0 1 100.00 66.66 66mhz_在 输入 66mhz_在/2
1 1 0 200.00 66.66 66mhz_在 输入 66mhz_在/2
1 1 1 133.33 66.66 66mhz_在 输入 66mhz_在/2
CPUCLK 3V66位
PLL2
PLL1
展开
Spectr
um
3v66_5/66mhz_在
3v66_3/66mhz_out1
3v66_(4,2)/66mhz_输出(2,0)
48mhz_usb
48mhz_点
X1
X2
XTAL
OSC
3V66
DIVDER
PD#
cpu_stop#
pci_stop#
MULTSEL
S 数据
SCLK
fs (5:0)
i ref
控制
逻辑
config.
reg.
REF
3v66_0
CPU
DIVDER
3
3
cpuclkt (2:0)
cpuclkc (2:0)
停止
3v66_1/vch_clk
pciclk (6:4, 2, 0)
PCI
DIVDER
3
7
pciclk_f (2:0)
停止
e_pciclk(1,3)/pciclk(1,3)
2
V
T
T
_pwrgd#
VDDREF 1 56 REF
X1 2 55 FS1
X2 3 54 FS0
地 4 53 cpu_stop#*
pciclk_f0 5 52 CPUCLKT0
pciclk_f1
651
CPUCLKC0
pciclk_f2 7 50 VDDCPU
VDDPCI 8 49 CPUCLKT1
地 9 48 CPUCLKC1
PCICLK0 10 47 地
**e_pciclk1/pciclk1 11 46 VDDCPU
PCICLK2 12 45 CPUCLKT2
**e_pciclk3/pciclk3 13 44 CPUCLKC2
VDDPCI 14 43 MULTSEL*
地 15 42 IREF
PCICLK4 16 41 地
PCICLK5 17 40 FS2
PCICLK6 18 39 48mhz_usb/fs3
**
VDD3V66 19 38 48MHz_点
地 20 37 VDD48
66mhz_out0/3v66_2 21 36 地
66mhz_out1/3v66_3 22 35 3v66_1/vch_clk/fs4
**
66mhz_out2/3v66_4 23 34 pci_stop#*
66mhz_在/3v66_5 24 33 3v66_0/fs5
**
*PD# 25 32 VDD3V66
VDDA 26 31 GND
地 27 30 SCLK
vtt_pwrgD# 28 29 SDATA
56-管脚 300mil ssop
6.10 mm. 身体, 0.50 mm.程度 tssop
*
这些 输入 有 120k 内部的 拉-向上 电阻器 至 vdd.
**
内部的 拉-向下 resistors 至 地面.
ICS950812
: 点此下载
