78P2241
e3/ds3/sts-1
Transceiver
19
e3/ds3/sts-1例子 电路
便条 9: 管脚 names 在( ) denote 管脚 names 从 78p7200. 管脚 号码 谈及 至 28 plcc 包装. default
settings 使用 至 simulate 78p7200.
便条 10: 电阻器 在 tclk, tneg, tpos 是 optional 但是recommmeded. 时钟 脉冲波 shapes 在 这 输入 至
这 78p2241 是 依赖 在 板 布局 和 将 dictate 这 需要 为 此类 增加 电阻器.
便条 11. adding 一个 序列 ferrite bead 在 vcc 管脚 将 是 必需的 为 一些 pc 板 布局.
外部 组件 (一般 至e3/ds3/sts-1)
组件 容忍 值 单位
接受者 末端 电阻 RTR 1% 75
Ω
接受者 变压器 转变 比率 TR 3% 1:1 ---
传输者 末端 电阻 RTT 1% 301
Ω
传输者 变压器 转变 比率 TT 3% 1:2ct ---
外部 组件 (dependant 在 速, 名义上的 值)
组件 容忍 sts-1 DS3 E3 单位
循环 过滤 电容 CLF 10% 0.047 0.047 0.047
µ
F
偏差 电阻 RFO 1% 4.53 5.23 6.81
k
Ω
便条 11: 先进的 数据 sheet 管脚分派 ,功能 和 外部 组件 值 是 主题 至 改变.
0.001uf
VCC
RT
CLF 0.047uf
10K
0.001uf
J1
BNC
301
75
0.1uf
TT
1:2ct
F1
ferrite bead
10K
RFO
VCC
U1
78P2241
1
2
3
4
5
6
7
8
9
10
11
12
13 14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
LIN+
地
lin-
地
RFO
地
VCC
地
LOUT+
ickp(nct)
lout-
LBO
e3(opt1) tpos/tnrz
TNEG
TCLK
VCC
txen(opt2)
LF1
endec(lf2)
mon(ncd1)
地
RCLK
RNEG
rpos/rnrz
VCC
los(lowsig
lpbk(cpd)
TR
framer/
Deframer
VCC
0.1uf
J2
BNC
VCC
VCC
0.1uf
循环 后面的 选择
MON
F2
ferrite bead
endec 选择
LBO
VCC
速 选择
VCC
: 点此下载
