LMF90CCWM_集成电路资料查询网

20 产品 信息
(持续)
噪音
切换-电容 过滤 有 二 种类 的 噪音 在 它们的
outputs 那里 是 一个 random ‘‘thermal’’ 噪音 组件
谁的 水平的 是 典型地 在 这 顺序 的 hundreds 的 微观的-
volts 这 其它 kind 的 噪音 是 数字的 时钟 feedthrough
这个 将 有 一个 振幅 在 这 vicinity 的 50 mV 顶峰-至-
peak 在 一些 applications 这 时钟 噪音 频率 是 所以
高 对照的 至 这 信号 频率 那 它 是 unimportant
在 其它 cases 时钟 噪音 将 有 至 是 移除 从
这 输出 信号 with 为 example 一个 被动的 低-通过 过滤
在 这 LMF90’s 输出 pin
时钟 频率 限制
这 效能 特性 的 一个 切换-电容 fil-
ter 取决于 在 这 切换 (时钟) frequency 在 非常 低
时钟 发生率 (在下 10 hz) 这 时间 在 时钟
循环 是 相当地 long 和 小 parasitic 泄漏 电流
导致 这 内部的 电容 至 释放 sufficiently 至 af-
fect 这 filter’s 补偿 电压 和 gain 这个 效应 变为
更多 pronounced 在 提升 运行 temperatures
在 高等级的 时钟 frequencies 效能 deviations 是 pri-
marily 预定的 至 这 减少 时间 有 为 这 内部的 运算-
erational 放大器 至 settle 最好的 效能 和 高
时钟 发生率 将 是 得到 当 这 过滤 clock’s
职责 循环 是 50% 这 时钟 频率 divider 当 used
提供 一个 50% 职责 循环 时钟 至 这 filter 但是 当 一个
外部 时钟 是 应用 至 CLK 它 应当 有 一个 职责 循环
关闭 至 50% 为 最好的 performance
输入 阻抗
这 输入 至 这 通带 部分 的 这 LMF90 (v
IN1
)是
类似的 至 这 切换-电容 电路 显示 在
图示 5

在 这 第一 half 的 一个 时钟 cycle 这
i
1
转变 closes
charging C
在
至 这 输入 电压 V
在
 在 这 第二
half-cycle 这
i
2
转变 closes 和 这 承担 在 C
在
是
transferred 至 这 反馈 capacitor 在 发生率 好
在下 这 时钟 frequency 这 输入 阻抗 approxi-
mates 一个 电阻 谁的 值 是
R
在
e
1
C
在
f
CLK

在 这 通带 过滤 input C
在
是 nominally 30 pF 为 一个
worst-情况 计算 的 有效的 R
在
 假设 C
在
e
30 pF 和 f
CLK
e
15 MHz Thus
R
在
(最小值)
e
1
45x10
b
6
e
222 k
X

在 这 最大 时钟 频率 的 15 MHz 这 最低
典型 值 为 这 有效的 R
在
在 这 V
IN1
输入 是 那里-
fore 222 k
X
 便条 那 R
在
增加 作 f
CLK
decreases 所以
这 输入 阻抗 将 是 更好 比 或者 equal 至 这个
value 源 阻抗 应当 是 低 足够的 那 这个
输入 阻抗 doesn’t significantly 影响 gain
这 summing 放大器 输入 阻抗 在 V
IN2
是 calculat-
ed 在 一个 类似的 manner 除了 那 C
在
e
50 pF 这个 产量
一个 最小 输入 阻抗 的 133 k
X
在 V
IN2
 当 两个都
输入 是 连接 together 这 联合的 输入 imped-
ance 将 是 833 k
X
和 一个 15 MHz 过滤 clock
TLH10354–9
图示 5 Simplified LMF90 通带 部分 输入
stage 在 发生率 好 在下 这 中心 frequency
这 输入 阻抗 呈现 至 是 resistive
25 电源 供应 和 时钟 选项
这 LMF90 是 设计 至 运作 从 也 单独的 或者 双
电源 供应 电压 从 5V 至 15V 在 也 case 这
供应 管脚 应当 是 好-绕过 至 降低 任何 喂养-
通过 的 电源 供应 噪音 在 这 filter’s 信号 path
此类 feedthrough 能 significantly 减少 这 depth 的 这
notch 为 运作 从 双 供应 voltages 连接 V
b
(管脚 8) 至 这 负的 supply 地 (管脚 13) 至 这 系统
ground 和 V
一个
至 这 积极的 supply
为 单独的 供应 operation simply 连接 V
b
至 系统
地面 和 地 (管脚 13) 至 一个 ‘‘clean’’ 涉及 电压 在
mid-supply 这个 涉及 电压 能 是 开发 和 一个
一双 的 电阻器 和 一个 电容 作 显示 在
计算数量 10
通过
16
 便条 那 为 单独的 供应 operation 这 三-
水平的 逻辑 输入 应当 是 连接 至 系统 地面
和 V
一个
2 instead 的 V
b
和 GND 这 CLK 输入 将 oper-
ate 合适的 和 ttl-水平的 时钟 信号 当 这 LMF90 是
powered 从 也 单独的 或者 双 供应 因为 它 有
二 TTL thresholds 一个 涉及 至 这 V
b
管脚 和 一个
涉及 至 这 地 pin XLS 应当 是 连接 至 这
V
b
管脚 当 一个 外部 TTL 时钟 是 used
计算数量 6
通过
16
illustrate 一个 宽 多样性 的 电源 供应 和
时钟 options
14

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

20 产品信息 (持续) 噪音切换-电容过滤有二种类的噪音在它们的 outputs 那里是一个 random ‘‘thermal’’ 噪音组件谁的水平的是典型地在这顺序的 hundreds 的微观的- volts 这其它 kind 的噪音是数字的时钟 feedthrough 这个将有一个振幅在这 vicinity 的 50 mV 顶峰-至- peak 在一些 applications 这时钟噪音频率是所以高对照的至这信号频率那它是 unimportant 在其它 cases 时钟噪音将有至是移除从这输出信号 with 为 example 一个被动的低-通过过滤在这 LMF90’s 输出 pin 时钟频率限制这效能特性的一个切换-电容 fil- ter 取决于在这切换 (时钟) frequency 在非常低时钟发生率 (在下 10 hz) 这时间在时钟循环是相当地 long 和小 parasitic 泄漏电流导致这内部的电容至释放 sufficiently 至 af- fect 这 filter’s 补偿电压和 gain 这个效应变为更多 pronounced 在提升运行 temperatures 在高等级的时钟 frequencies 效能 deviations 是 pri- marily 预定的至这减少时间有为这内部的运算- erational 放大器至 settle 最好的效能和高时钟发生率将是得到当这过滤 clock’s 职责循环是 50% 这时钟频率 divider 当 used 提供一个 50% 职责循环时钟至这 filter 但是当一个外部时钟是应用至 CLK 它应当有一个职责循环关闭至 50% 为最好的 performance 输入阻抗这输入至这通带部分的这 LMF90 (v IN1 )是类似的至这切换-电容电路显示在图示 5  在这第一 half 的一个时钟 cycle 这 i 1 转变 closes charging C 在至这输入电压 V 在  在这第二 half-cycle 这 i 2 转变 closes 和这承担在 C 在是 transferred 至这反馈 capacitor 在发生率好在下这时钟 frequency 这输入阻抗 approxi- mates 一个电阻谁的值是 R 在 e 1 C 在 f CLK  在这通带过滤 input C 在是 nominally 30 pF 为一个 worst-情况计算的有效的 R 在  假设 C 在 e 30 pF 和 f CLK e 15 MHz Thus R 在 (最小值) e 1 45x10 b 6 e 222 k X  在这最大时钟频率的 15 MHz 这最低典型值为这有效的 R 在在这 V IN1 输入是那里- fore 222 k X  便条那 R 在增加作 f CLK decreases 所以这输入阻抗将是更好比或者 equal 至这个 value 源阻抗应当是低足够的那这个输入阻抗 doesn’t significantly 影响 gain 这 summing 放大器输入阻抗在 V IN2 是 calculat- ed 在一个类似的 manner 除了那 C 在 e 50 pF 这个产量一个最小输入阻抗的 133 k X 在 V IN2  当两个都输入是连接 together 这联合的输入 imped- ance 将是 833 k X 和一个 15 MHz 过滤 clock TLH10354–9 图示 5 Simplified LMF90 通带部分输入 stage 在发生率好在下这中心 frequency 这输入阻抗呈现至是 resistive 25 电源供应和时钟选项这 LMF90 是设计至运作从也单独的或者双电源供应电压从 5V 至 15V 在也 case 这供应管脚应当是好-绕过至降低任何喂养- 通过的电源供应噪音在这 filter’s 信号 path 此类 feedthrough 能 significantly 减少这 depth 的这 notch 为运作从双供应 voltages 连接 V b (管脚 8) 至这负的 supply 地 (管脚 13) 至这系统 ground 和 V 一个至这积极的 supply 为单独的供应 operation simply 连接 V b 至系统地面和地 (管脚 13) 至一个 ‘‘clean’’ 涉及电压在 mid-supply 这个涉及电压能是开发和一个一双的电阻器和一个电容作显示在计算数量 10 通过 16  便条那为单独的供应 operation 这三- 水平的逻辑输入应当是连接至系统地面和 V 一个 2 instead 的 V b 和 GND 这 CLK 输入将 oper- ate 合适的和 ttl-水平的时钟信号当这 LMF90 是 powered 从也单独的或者双供应因为它有二 TTL thresholds 一个涉及至这 V b 管脚和一个涉及至这地 pin XLS 应当是连接至这 V b 管脚当一个外部 TTL 时钟是 used 计算数量 6 通过 16 illustrate 一个宽多样性的电源供应和时钟 options 14

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com