应用 信息
(持续)
FASTLOCK 电路 IMPLEMENTATION
一个 图解 的 这 Fastlock scheme 作 执行 在 na-
tional 半导体 LMX233xA PLL 是 显示 在
图示 5
.
当 一个 新 频率 是 承载, 和 这 RF Icp
o
位 是 设置
高 这 承担 打气 电路 receives 一个 输入 至 deliver 4
时间 这 正常的 电流 每 单位 阶段 错误 当 一个 打开
流 NMOS 在 碎片 设备 switches 在 一个 第二 R2 电阻
元素 至 地面. 这 用户 calculates 这 循环 过滤 混合-
nent 值 为 这 正常的 稳步的 状态 仔细考虑. 这
设备 配置 确保 那 作 长 作 一个 第二 iden-
tical damping 电阻 是 连线的 在 appropriately, 这 循环 将
锁 faster 没有 任何 额外的 稳固 仔细考虑 至
账户 为. Once 锁 在 这 准确无误的 频率, 这 用户
能 返回 这 PLL 至 标准 低 噪音 运作 用 send-
ing 一个 MICROWIRE 操作指南 和 这 RF Icp
o
位 设置 低.
这个 转变 做 不 影响 这 承担 在 这 循环 过滤
电容 和 是 enacted 同步的 和 这 承担
打气 输出. 这个 creates 一个 nearly seamless 改变 是-
tween Fastlock 和 标准 模式.
ds012331-29
图示 4. 打开 循环 回馈 Bode Plot
ds012331-30
图示 5. Fastlock PLL Architecture
www.国家的.com 16
: 点此下载
