典型 应用 电路
一些 不同的 应用 电路 有 被 显示 至
illustrate 一些 的 这 选项 那 是 可能 在 configuring
这 lp2997. Graphs 的 这 单独的 电路 效能 能
是 建立 在 这
典型 效能 特性
部分
在 这 beginning 的 这 数据手册. 这些 曲线 illustrate
如何 这 最大 输出 电流 是 影响 用 改变 在
AVIN 和 pvin.
图示 2
显示 这 推荐 电路 配置 为
ddr-ii 产品. 这 输出 平台 是 连接 至 这
1.8v 栏杆 和 这 AVIN 管脚 能 是 连接 至 也 一个 2.5v,
3.3v 或者 5V 栏杆.
这个 电路 准许 末端 在 一个 最小 数量 的
板 空间 和 组件 计数. 电容 选择 能
是 varied 取决于 在 这 号码 的 线条 terminated 和
这 最大 加载 瞬时. 不管怎样, 和 motherboards
和 其它 产品 在哪里 V
TT
是 distributed 横过 一个 长
平面 它 是 明智 至 使用 多样的 大(量) 电容 和
增加 至 高 频率 解耦. 这 大(量) 输出 ca-
pacitors 应当 是 situated 在 两个都 ends 的 这 V
TT
平面 为
最优的 placement. 大 铝 electrolytic 电容
是 使用 为 它们的 低 等效串联电阻 和 低 费用.
PCB 布局 仔细考虑
1. 这 输入 电容 为 这 电源 栏杆 应当 是 放置
作 关闭 作 可能 至 这 PVIN 管脚.
2. V
SENSE
应当 是 连接 至 这 V
TT
末端 总线
在 这 要点 在哪里 规章制度 是 必需的. 为 mother-
板 产品 一个 完美的 location 将 是 在 这
中心 的 这 末端 总线.
3. V
DDQ
能 是 连接 remotely 至 这 V
DDQ
栏杆 输入
在 也 这 DIMM 或者 这 chipset. 这个 提供 这
大多数 精确 要点 为 creating 这 涉及 电压.
4. 为 改进 热的 效能 过度的 顶 一侧
铜 应当 是 使用 至 dissipate 热温 从 这 包装-
age. Numerous vias 从 这 地面 连接 至 这
内部的 地面 平面 将 帮助. Additionally 这些 能 是
located underneath 这 包装 如果 制造 stan-
dards 准许.
5. 小心 应当 是 带去 当 routing 这 V
SENSE
查出 至
避免 噪音 pickup 从 切换 i/o 信号. 一个 0.1uf
陶瓷的 电容 located 关闭 至 这
SENSE
能 也 是
使用 至 过滤 任何 unwanted 高 频率 信号. 这个
能 是 一个 公布 特别 如果 长
SENSE
查出 是 使用.
6. V
REF
应当 是 绕过 和 一个 0.01 µF 或者 0.1 µF
陶瓷的 电容 为 改进 效能. 这个 ca-
pacitor 应当 是 located 作 关闭 作 可能 至 这
V
REF
管脚.
20109413
图示 2. 推荐 ddr-ii 末端
LP2997
www.国家的.com 10