LTC2410
9
输入 电压 范围
这 相似物 输入 是 truly 差别的 和 一个 绝对/
一般 模式 范围 为 这 在
+
和 在
–
输入 管脚
扩展 从 地 – 0.3v 至 v
CC
+ 0.3v. 外部
这些 限制 这 静电释放 保护 设备 begin 至 转变 在
和 这 errors 预定的 至 输入 泄漏 电流 增加
迅速. 在里面 这些 限制 这 ltc2410 converts 这
双极 差别的 输入 信号, v
在
= 在
+
– 在
–
, 从
–fs = –0.5 • v
REF
至 +fs = 0.5 • v
REF
在哪里 v
REF
=
REF
+
– ref
–
. 外部 这个 范围 这 转换器 indicates 这
overrange 或者 这 underrange 情况 使用 distinct
输出 代号.
输入 信号 应用 至 在
+
和 在
–
管脚 将 扩展 用
300mv 在下 地面 和 在之上 v
CC
. 在 顺序 至 限制 任何
故障 电流, 电阻器 的 向上 至 5k 将 是 增加 在 序列
和 这 在
+
和 在
–
管脚 没有 影响 这 perfor-
mance 的 这 设备. 在 这 物理的 布局, 它 是 重要的
至 维持 这 parasitic 电容 的 这 连接
在 这些 序列 电阻器 和 这 相应的 管脚
作 低 作 可能; 因此, 这 电阻器 应当 是
located 作 关闭 作 实际的 至 这 管脚. 这 效应 的 这
序列 阻抗 在 这 转换器 精度 能 是 evalu-
ated 从 这 曲线 提交 在 这 输入 电流/
涉及 电流 sections. 在 增加, 序列 电阻器
将 introduce 一个 温度 依赖 补偿 错误 预定的 至
这 输入 泄漏 电流. 一个 1na 输入 泄漏 电流 将
开发 一个 1ppm 补偿 错误 在 一个 5k 电阻 如果 v
REF
= 5v.
这个 错误 有 一个 非常 强 温度 dependency.
输出 数据 format
这 ltc2410 串行 输出 数据 stream 是 32 位 长. 这
第一 3 位 代表 状态 信息 表明 这 sign
和 转换 状态. 这 next 24 位 是 这 转换
结果, msb 第一. 这 remaining 5 位 是 sub lsbs
在之外 这 24-位 水平的 那 将 是 包含 在 averaging
或者 discarded 没有 丧失 的 决议. 这 第三 和
fourth 位 一起 是 也 使用 至 表明 一个 underrange
情况 (这 差别的 输入 电压 是 在下 –fs) 或者 一个
overrange 情况 (这 差别的 输入 电压 是 在之上
+fs).
位 31 (第一 输出 位) 是 这 终止 的 转换 (eoc)
指示信号. 这个 位 是 有 在 这 sdo 管脚 在 这
转换 和 睡眠 states whenever 这 cs 管脚 是 低.
这个 位 是 高 在 这 转换 和 变得 低
当 这 转换 是 完全.
位 30 (第二 输出 位) 是 一个 dummy 位 (dmy) 和 是
总是 低.
位 29 (第三 输出 位) 是 这 转换 结果 sign indi-
cator (sig). 如果 v
在
是 >0, 这个 位 是 高. 如果 v
在
是 <0, 这个
位 是 低.
位 28 (fourth 输出 位) 是 这 大多数 重大的 位 (msb)
的 这 结果. 这个 位 在 conjunction 和 位 29 也
提供 这 underrange 或者 overrange indication. 如果 两个都
位 29 和 位 28 是 高, 这 差别的 输入 电压 是
在之上 +fs. 如果 两个都 位 29 和 位 28 是 低, 这
差别的 输入 电压 是 在下 –fs.
这 函数 的 这些 位 是 summarized 在 表格 1.
表格 1. ltc2410 状态 位
位 31 位 30 位 29 位 28
输入 范围 EOC DMY SIG MSB
V
在
≥
0.5 • v
REF
0011
0V
≤
V
在
< 0.5 • v
REF
0010
–0.5 • v
REF
≤
V
在
< 0v 0 0 0 1
V
在
< – 0.5 • v
REF
0000
位 28-5 是 这 24-位 转换 结果 msb 第一.
位 5 是 这 least 重大的 位 (lsb).
位 4-0 是 sub lsbs 在下 这 24-位 水平的. 位 4-0 将
是 包含 在 averaging 或者 discarded 没有 丧失 的
决议.
数据 是 shifted 输出 的 这 sdo 管脚 下面 控制 的 这 串行
时钟 (sck), 看 图示 3. whenever cs 是 高, sdo
仍然是 高 阻抗 和 任何 externally 发生
sck 时钟 脉冲 是 ignored 用 这 内部的 数据 输出 变换
寄存器.
在 顺序 至 变换 这 转换 结果 输出 的 这 设备, cs
必须 第一 是 驱动 低. eoc 是 seen 在 这 sdo 管脚 的 这
设备 once cs 是 牵引的 低. eoc 改变 real 时间 从
高 至 低 在 这 completion 的 一个 转换. 这个
信号 将 是 使用 作 一个 中断 为 一个 外部
微控制器. 位 31 (eoc) 能 是 captured 在 这 第一
rising 边缘 的 sck. 位 30 是 shifted 输出 的 这 设备 在 这
第一 下落 边缘 的 sck. 这 最终 数据 位 (位 0) 是 shifted
输出 在 这 下落 边缘 的 这 31st sck 和 将 是 latched
APPLICATIO s i 为 ATIO
WUU
U
: 点此下载
