LXT9763
—
快 ethernet 10/100 十六进制 transceiver 和 全部 mii
26
数据手册
1.9.1 transmit 时钟
这 lxt9763 是 这 主控 时钟 源 为 数据 传递. 它 automatically sets 这 速 的
tx_clk 至 相一致 端口 情况. 如果 这 端口 是 运行 在 100 mbps, tx_clk 将 是 设置 至 25
mhz. 如果 这 端口 是 运行 在 10 mbps, tx_clk 将 是 设置 至 2.5 mhz. 这 transmit 数据 和
控制 信号 必须 总是 是 同步 至 tx_clk 用 这 mac. 这 lxt9763 样本
这些 信号 在 这 rising 边缘 的 tx_clk.
1.9.2 transmit 使能
这 mac 必须 assert tx_en synchronously 和 这 第一 nibble 的 preamble, 和 de-assert
tx_en 之后 这 last 位 的 这 小包装板盒.
1.9.3 receive 数据 有效的
这 lxt9763 asserts rx_dv 当 它 receives 一个 有效的 小包装板盒. 定时 改变 取决于 在 线条
运行 速:
•
为 100tx links, rx_dv 是 asserted 从 这 第一 nibble 的 preamble 至 这 last nibble 的 这
数据 小包装板盒.
•
为 10bt links, 这 全部 preamble 是 truncated. rx_dv 是 asserted 和 这 第一 nibble 的
这 开始-的-框架 delimiter (sfd)
“
5D
”
和 仍然是 asserted 直到 这 终止 的 这 小包装板盒.
1.9.4 错误 信号
whenever 这 lxt9763 receives 一个 errored 标识 从 这 网络, 它 asserts rx_er 和 驱动
“
1110
”
在 这 rxd 管脚. rx_er 是 同步的 和 rx_clk.
当 这 mac asserts tx_er, 这 lxt9763 将 驱动
“
H
”
symbols 输出 在 这 线条. tx_er
必须 是 同步的 和 tx_clk.
图示 11. mii 数据 接口
orca_6m
媒介
进入
控制
(mac)
tx_clk
n
txd<3:0>
n
tx_en
n
tx_er
n
rx_clk
n
rxd<3:0>
n
rx_dv
n
rx_er
n
CRS
n
COL
n