4
UC1707
UC2707
UC3707
这 输入 齐纳 将 是 使用 至 clamp 输入 信号 电压
高等级的 比 5V 作 长 作 这 齐纳 电流 是 限制 至
10ma 最大值 外部 拉-向上 电阻器 是 不 必需的.
simplified 内部的 电路系统
图示 1. 典型 数字的 输入 门.
图示 3. 获得 使不能运转.
这 关闭 获得 是 无能 当 管脚 3 是 打开. 一个 im-
pedance 的 4k 或者 较少 从 管脚 3 至 地面 将 准许 一个 shut-
向下 信号 至 设置 这 获得 这个 能 然后 是 重置 用
也 recycling 这 VIN 供应 或者 用 短促地 (>200ns)
raising 管脚 3 高.
这 输入 一般模式 电压 范围 是 从 地面 至 (vin-3v). 当 不 使用 两个都 输入 shoul1d 是 grounded. 活动
时间 是 一个 函数 的 overdrive 和 一个 典型 值 的 180ns. 管脚 7 serves 两个都 作 一个 比较器 输出 和 作 一个 一般 数字的
关闭 输入. 一个 高 信号 here 将 accomplish 这 fastest 转变 止 的 两个都 输出. 便条 那 "止" 是 定义 作 这 输出
低. 拉 关闭 低 defeats 这 获得 运作 regardless 的 它的 状态.
图示 2. 典型 数字的 输入 门.
: 点此下载
