首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:101017
 
资料名称:LTC1417ACGN
 
文件大小: 394.84K
   
说明
 
介绍:
Low Power 14-Bit, 400ksps Sampling ADC Converter with Serial I/O
 
 


: 点此下载
  浏览型号LTC1417ACGN的Datasheet PDF文件第14页
14
浏览型号LTC1417ACGN的Datasheet PDF文件第15页
15
浏览型号LTC1417ACGN的Datasheet PDF文件第16页
16
浏览型号LTC1417ACGN的Datasheet PDF文件第17页
17

18
浏览型号LTC1417ACGN的Datasheet PDF文件第19页
19
浏览型号LTC1417ACGN的Datasheet PDF文件第20页
20
浏览型号LTC1417ACGN的Datasheet PDF文件第21页
21
浏览型号LTC1417ACGN的Datasheet PDF文件第22页
22
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
18
LTC1417
转换 时钟 选择
在 图示 15, 这 转换 时钟 控制 这 内部的
模数转换器 运作. 这 转换 时钟 能 是 也 inter-
nal 或者 外部. 用 连接 extclkin 高, 这 inter-
nal 时钟 是 选择. 这个 时钟 发生 16 时钟 循环
这个 喂养 在 这 sar 为 各自 转换.
至 选择 一个 外部 转换 时钟, 应用 一个 外部
转换 时钟 至 extclkin (管脚 6). (当 一个 外部
变换 时钟 (sclk) 是 使用 在 一个 转换, 这 sclk
应当 是 使用 作 这 外部 转换 时钟 至 避免
这 噪音 发生 用 这 异步的 clocks. 至
维持 精度, 这 外部 转换 时钟 fre-
quency 必须 是 在 50khz 和 9mhz.) 这 sar
发送 一个 终止 的 转换 信号, eoc, 那 门 这
外部 转换 时钟 所以 那 仅有的 16 时钟 循环 能
go 在 这 sar, 甚至 如果 这 外部 时钟, extclkin,
包含 更多 比 16 循环.
当 rd 是 低, 这些 16 循环 的 转换 时钟
(whether 内部 或者 externally 发生) 将 呈现
在 clkout 在 各自 转换 和 然后 clkout
将 仍然是 低 直到 这 next 转换. 如果 desired,
clkout 能 是 使用 作 一个 主控 时钟 至 驱动 这 串行
端口. 因为 clkout 是 运动 在 这 转换,
它 是 重要的 至 避免 过度的 加载 那 能 导致
大 供应 过往旅客 和 create 噪音. 为 这 最好的
效能, 限制 clkout 加载 至 20pf.
串行 端口
这 串行 端口 在 图示 15 是 制造 向上 的 一个 16-位 变换
寄存器 和 一个 三-状态 输出 缓存区 那 是 con-
trolled 用 二 输入: sclk 和 rd. 这 串行 端口 有
一个 输出, d
输出
, 那 提供 这 串行 输出 数据.
这 sclk 是 使用 至 时钟 这 变换 寄存器. 数据 将 是
clocked 输出 和 这 内部的 转换 时钟 运行
作 一个 主控 用 连接 clkout (管脚 8) 至 sclk
(pin␣ 7) 或者 和 一个 外部 数据 时钟 应用 至 sclk.
这 最小 号码 的 sclk 循环 必需的 至 trans-
fer 一个 数据 文字 是 14. 正常情况下, sclk 包含 16 时钟
循环 为 一个 文字 长度 的 16 位; 14 位 和 msb 第一,
followed 用 二 trailing zeros.
一个 逻辑 高 在 rd 使不能运转 sclk 和 三-states d
输出
.
在 情况 的 使用 一个 持续的 sclk, rd 能 是 控制
至 限制 这 号码 的 变换 clocks 至 这 desired 号码
(i.e., 16 循环) 和 至 三-状态 d
输出
之后 这 数据
转移.
在 电源 关闭 模式 (shdn = 低), 一个 高 rd
选择 睡眠 模式 当 一个 低 rd 选择 nap 模式.
D
输出
输出 这 串行 数据; 14 位, msb 第一, 在 这
下落 边缘 的 各自 sclk (看 计算数量 16 和 17). 如果 16
sclks 是 提供, 这 14 数据 位 将 是 followed 用
二 zeros. 这 msb (d13) 将 是 有效的 在 这 第一 rising
和 这 第一 下落 边缘 的 这 sclk. d12 将 是 有效的 在
这 第二 rising 和 这 第二 下落 边缘 作 将 所有
这 remaining 位. 这 数据 将 是 captured 使用 也
边缘. 这 largest 支撑 时间 余裕 是 达到 如果 数据 是
captured 在 这 rising 边缘 的 sclk.
busy 给 这 终止-的-转换 indication. 当 这
ltc1417 是 配置 作 一个 串行 总线 主控, busy 能
是 使用 作 一个 framing 脉冲波. 至 三-状态 这 串行 端口
之后 transferring 这 串行 输出 数据, busy 和 rd
应当 是 连接 一起 在 这 模数转换器 (看 图示 17).
计算数量 17 至 20 显示 一些 串行 模式 的 运作,
demonstrating 这 flexibility 的 这 ltc1417 串行 接口.
APPLICATIONs iNMATION
WUU
U
图示 16. sclk 至 d
输出
延迟
t
12
t
11
SCLK
V
IL
V
OH
V
OL
D
输出
1417 f16
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com