21
LTC1417
1211109876543210
FILL
ZEROS
D13
t
2
t
3
12345678910111213141516
hi-z
数据 n
hi-z
(样本 n)
D
输出
extclkin = 5
CONVST
t
10
t
CONV
t
5
支撑
样本
t
6
t
7
t
9
1417 f19
t
8
BUSY
SCLK
RD
D11D12
俘获 在
rising 时钟
D13
t
12
t
11
t
LSCLK
t
HSCLK
SCLK
V
IL
V
OH
V
OL
D
输出
俘获 在
下落 时钟
LTC1417
BUSYCONVST
1413
9
12
7
CONVST
RD
SCLK
D
输出
µ
p 或者 dsp
INT
C0
SCK
MISO
APPLICATIONs iN为MATION
WUU
U
图示 19. 内部的 转换 时钟 选择. 数据 transferred 之后 转换
使用 一个 外部 sclk. busy
↑
indicates 终止 的 转换
microwire 是 一个 商标 的 国家的 半导体 公司.
串行 数据 输出 之后 一个 转换
使用 一个 内部的 转换 时钟 和 一个 外部 数据
时钟
. 在 这个 模式, 数据 是 输出 之后 这 终止 的 各自
转换 和 在之前 这 next 转换 是 started
(图示 19). 这 内部的 时钟 是 使用 作 这 转换
时钟 和 一个 外部 时钟 是 使用 为 这 sclk. 这个
模式 是 有用的 在 产品 在哪里 这 处理器 acts 作
一个 串行 总线 主控 设备. 这个 模式 是 spi 和
MICROWIRE
TM
兼容. 它 也 准许 运作 当
这 sclk 频率 是 非常 低 (较少 比 30khz). 至
选择 这 内部的 转换 时钟, 系 extclkin 高.
这 外部 sclk 是 应用 至 sclk. rd 能 是 使用 至
门 这 外部 sclk, 此类 那 数据 将 时钟 仅有的 之后
rd 变得 低 和 至 三-状态 d
输出
之后 数据 转移. 如果
更多 比 16 sclks 是 提供, 更多 zeros 将 是 filled
在 之后 这 数据 文字 indefinitely.
: 点此下载
