管脚 描述
管脚 非 标识 名字 和 函数
1, 13 1clr,
2CLR
Asyncronous 重置 -
直接 输入
2, 12 1d, 2D 数据 输入
3, 11 1ck, 2CK 时钟 输入
(低-至-高, 边缘-
triggered)
4, 10 1pr, 2PR Asyncronous 设置 - 直接
输入
5, 9 1q, 2Q 真实 flip-flop Outpus
6, 8 1q, 2Q Complement flip-flop
输出
7 地 地面 (0v)
14 V
CC
积极的 供应 电压
IEC LOGIC SYMBOL
真实 表格
输入 输出
函数
CLR PR D CK Q Q
L H X X L H CLEAR
H L X X H L PRESET
LLXXHH
HHL LH
HHH HL
HHX Q
n
Q
n
非 改变
x: Don’t 小心
LOGIC DIAG内存
m54/m74hc74
2/11