3
–
4
数字的 音频的 path 控制 (地址: 0000101)
位 D8 D7 D6 D5 D4 D3 D2 D1 D0
函数 X X X X X DACM DEEMP1 DEEMP0 ADCHP
Default 0 0 0 0 0 0 1 0 0
DACM dac 软 沉默的 0 = 无能 1 = 使能
deemp[1:0] de-emphasis 控制 00 = 无能 01 = 32 khz 10 = 44.1 khz 11 = 48 khz
ADCHP 模数转换器 高-通过 过滤 0 = 无能 1 = 使能
X 保留
电源 向下 控制 (地址: 0000110)
位 D8 D7 D6 D5 D4 D3 D2 D1 D0
函数 X 止 CLK OSC 输出 DAC 模数转换器 MIC 线条
Default 1 0 0 0 0 0 1 1 1
止 设备 电源 0 = 在 1 = 止
CLK 时钟 0 = 在 1 = 止
OSC 振荡器 0 = 在 1 = 止
输出 输出 0 = 在 1 = 止
DAC DAC 0 = 在 1 = 止
模数转换器 模数转换器 0 = 在 1 = 止
MIC microphone 输入 0 = 在 1 = 止
线条 线条 输入 0 = 在 1 = 止
X 保留
数字的 音频的 接口 format (地址: 0000111)
位 D8 D7 D6 D5 D4 D3 D2 D1 D0
函数 X X MS LRSWAP LRP IWL1 IWL0 FOR1 FOR0
Default 0 0 0 0 0 0 0 0 1
MS 主控/从动装置 模式 0 = 从动装置 1 = 主控
LRSWAP dac left/正确的 swap 0 = 无能 1 = 使能
LRP dac left/正确的 阶段 0 = 正确的 频道 在, lrcin 高
1 = 正确的 频道 在, lrcin 低
dsp 模式
1 = msb 是 有 在 2nd bclk rising 边缘 之后 lrcin rising 边缘
0 = msb 是 有 在 1st bclk rising 边缘 之后 lrcin rising 边缘
iwl[1:0] 输入 位 长度 00 = 16 位 01 = 20 位 10 = 24 位 11 = 32 位
for[1:0] 数据 format 11 = dsp format, 框架 同步 followed 用 二 数据 words
10 = i
2
s format, msb 第一, left
–
1 排整齐
01 = msb 第一, left 排整齐
00 = msb 第一, 正确的 排整齐
X 保留
注释: 1. 在 主控 模式, 这 tlv320aic23 供应 这 bclk, lrcout, 和 lrcin. 在 从动装置 mode, bclk, lrcout, 和 lrcin 是
有提供的 至 这 tlv320aic23.
2. 在 主控 模式, bclk = mclk/4 为 所有 样本 比率 除了 为 88.2 khz 和 96 khz. 为 88.2 khz 和 96 khz 样本 rate,
bclk = mclk.
样本 比率 控制 (地址: 0001000)
位 D8 D7 D6 D5 D4 D3 D2 D1 D0
函数 X CLKOUT CLKIN SR3 SR2 SR1 SR0 BOSR usb/正常的
Default 0 0 0 1 0 0 0 0 0
CLKIN 时钟 输入 分隔物 0 = mclk 1 = mclk/2
CLKOUT 时钟 输出 分隔物 0 = mclk 1 = mclk/2
: 点此下载
