详细地 描述
这 max3070e
–
max3079e 高-速 transceivers 为
rs-485/rs-422 交流 包含 一个 驱动器 和
一个 接受者. 这些 设备 特性 失败-safe 电路系统,
这个 guarantees 一个 逻辑-高 接受者 输出 当 这
接受者 输入 是 打开 或者 短接, 或者 当 它们 是
连接 至 一个 terminated 传递 线条 和 所有 dri-
vers 无能 (看 这
失败-safe
部分). 这
max3070e/max3072e/max3073e/max3075e/
max3076e/max3078e/max3079e 也 特性 一个 hot-
swap能力 准许 线条 嵌入 没有 erro-
neous 数据 转移 (看 这
hot swap 能力
部分). 这 max3070e/max3071e/max3072e 特性
减少 回转-比率 驱动器 那 降低 emi 和
减少 reflections 造成 用 improperly terminated
cables, 准许 错误-自由 数据 传递 向上 至
250kbps. 这 max3073e/max3074e/max3075e 也
提供 回转-比率 限制 准许 transmit speeds 向上 至
500kbps. 这 max3076e/max3077e/max3078es
’
dri-
ver 回转 比率 是 不 限制, 制造 transmit speeds
向上 至 16mbps 可能. 这 max3079e
’
s 回转 比率 是
可选择的 在 250kbps, 500kbps, 和 16mbps
用 驱动 一个 选择 管脚 和 一个 三-状态 驱动器.
这 max3072e/max3075e/max3078e 是 half-duplex
transceivers, 当 这 max3070e/max3071e/
max3073e/max3074e/max3076e/max3077e 是 全部-
duplex transceivers. 这 max3079e 是 可选择的
在 half- 和 全部-duplex 交流 用 驱动
一个 选择 管脚 (srl) 高 或者 低, 各自.
所有 设备 运作 从 一个 单独的 3.3v 供应. 驱动器 是
输出 短的-电路 电流 限制. 热的-关闭 cir-
cuitry 保护 驱动器 相反 过度的 电源 dissipa-
tion. 当 使活动, 这 热的-关闭 电路系统
places 这 驱动器 输出 在 一个 高-阻抗 状态.
接受者 输入 过滤
这 接受者 的 这 max3070e
–
max3075e, 和 这
max3079e 当 运行 在 250kbps 或者 500kbps
模式, 包含 输入 过滤 在 增加 至 输入
hysteresis. 这个 过滤 enhances 噪音 免除 和
差别的 信号 那 有 非常 慢 上升 和 下降
时间. 接受者 传播 延迟 增加 用 25%
预定的 至 这个 过滤.
失败-safe
这 max3070e 家族 guarantees 一个 逻辑-高 接受者
输出 当 这 接受者 输入 是 短接 或者 打开, 或者
当 它们 是 连接 至 一个 terminated 传递
线条 和 所有 驱动器 无能. 这个 是 完毕 用 设置 这
接受者 输入 门槛 在 -50mv 和 -200mv. 如果
这 差别的 接受者 输入 电压 (一个 - b) 是 更好
比 或者 equal 至 -50mv, ro 是 逻辑 高. 如果 一个 - b 是 较少
比 或者 equal 至 -200mv, ro 是 逻辑 低. 在 这 情况 的
一个 terminated 总线 和 所有 传输者 无能, 这
接受者
’
s 差别的 输入 电压 是 牵引的 至 0v 用
这 末端. 和 这 接受者 门槛 的 这
max3070e 家族, 这个 结果 在 一个 逻辑 高 和 一个
50mv 最小 噪音 余裕. 不像 previous 失败-safe
设备, 这 -50mv 至 -200mv 门槛 遵守 和
这 ±200mv eia/tia-485 标准.
hot-swap 能力
(除了 max3071e/max3074e/max3077e)
hot-swap 输入
当 电路 boards 是 inserted 在 一个 hot, 或者 pow-
ered, backplane, 差别的 干扰 至 这 数据
总线 能 含铅的 至 数据 errors. 在之上 最初的 电路 板
嵌入, 这 数据 交流 处理器 下面-
变得 它的 自己的 电源-向上 sequence. 在 这个 时期,
这 处理器
’
s 逻辑-输出 驱动器 是 高 imped-
ance 和 是 unable 至 驱动 这 de 和
RE
输入 的
这些 设备 至 一个 定义 逻辑 水平的. 泄漏 cur-
rents 向上 至 ±10µa 从 这 高-阻抗 状态 的 这
处理器
’
s 逻辑 驱动器 可以 导致 标准 cmos
使能 输入 的 一个 transceiver 至 逐渐变化 至 一个 incorrect
逻辑 水平的. additionally, parasitic 电路 板 capaci-
tance 可以 导致 连接 的 v
CC
或者 地 至 这
使能 输入. 没有 这 hot-swap 能力, 这些
factors 可以 improperly 使能 这 transceiver
’
s 驱动器
或者 接受者.
当 v
CC
rises, 一个 内部的 pulldown 电路 holds de
低 和
RE
高. 之后 这 最初的 电源-向上 sequence,
这 pulldown 电路 变为 transparent, resetting 这
hot-swap tolerable 输入.
hot-swap 输入 电路系统
这 使能 输入 特性 hot-swap 能力. 在 这
输入 那里 是 二 nmos 设备, m1 和 m2
(图示 9). 当 v
CC
ramps 从 零, 一个 内部的 10µs
计时器 转变 在 m2 和 sets 这 sr 获得, 这个 也
转变 在 m1. 晶体管 m2, 一个 500µa 电流 下沉, 和
m1, 一个 100µa 电流 下沉, 拉 de 至 地 通过 一个
5k
Ω
电阻. m2 是 设计 至 拉 de 至 这 无能
状态 相反 一个 外部 parasitic 电容 向上 至
100pf 那 能 驱动 de 高. 之后 10µs, 这 计时器
deactivates m2 当 m1 仍然是 在, 支持 de 低
相反 三-状态 leakages 那 能 驱动 de 高. m1
仍然是 在 直到 一个 外部 源 克服 这
必需的 输入 电流. 在 这个 时间, 这 sr 获得 resets
和 m1 转变 止. 当 m1 转变 止, de reverts 至 一个
标准, 高-阻抗 cmos 输入. whenever v
CC
drops 在下 1v, 这 hot-swap 输入 是 重置.
为
RE
那里 是 一个 complementary 电路 employing 二
pmos 设备 拉
RE
至 v
CC
.
MAX3070E–MAX3079E
+3.3v, ±15kv 静电释放-保护, 失败-safe,
hot-swap, rs-485/rs-422 transceivers
______________________________________________________________________________________ 15
: 点此下载
