MAX5102
+2.7v 至 +5.5v, 低-电源, 双, 并行的
8-位 dac 和 栏杆-至-栏杆 电压 输出
6 _______________________________________________________________________________________
管脚 描述
dac 一个 电压 outputouta16
数据 inputsd7–d05–12
dac 地址 选择 bita013
GroundGND14
dac b 电压 outputoutb15
写 输入 (起作用的 低). 使用
WR
至 加载 数据 在 这 dac 输入 获得 选择 用 a0.
WR
4
关闭. 连接 shdn 至 地 为 正常的 运作.shdn3
管脚
涉及 电压 输入 ref2
积极的 供应 电压. 绕过 v
DD
至 地 使用 一个 0.1µf 电容.V
DD
1
FUNCTIONNAME
详细地 描述
数字的-至-相似物 部分
这 max5102 使用 一个 矩阵变换 解码 architecture 为 这
dacs. 这 外部 涉及 电压 是 分隔 向下 用
一个 电阻 string 放置 在 一个 矩阵变换 fashion. 行 和 col-
umn decoders 选择 这 适合的 tab 从 这 电阻
string 至 提供 这 需要 相似物 电压. 这 电阻
网络 converts 这 8-位 数字的 输入 在 一个 相等的
相似物 输出 电压 在 份额 至 这 应用 谈及-
ence 电压 输入. 这 电阻 string presents 一个 代号-
独立 输入 阻抗 至 这 涉及 和
guarantees 一个 monotonic 输出.
这些 设备 能 是 使用 在 乘以 产品.
它们的 电压 是 缓冲 用 栏杆-至-栏杆 运算 放大器 con-
nected 在 一个 追随着 配置 至 提供 一个 栏杆-至-栏杆
输出 (看
函数的 图解
).
低-电源 关闭 模式
这 max5102 特性 一个 关闭 模式 那 减少
电流 消耗量 至 1na. 一个 高 电压 在 这
shdn 管脚 shuts 向下 这 dacs 和 这 输出 放大器-
fiers. 在 关闭 模式, 这 输出 放大器 enter 一个
高-阻抗 状态. 当 bringing 这 设备 输出 的
关闭, 准许 13µs 为 这 输出 至 stabilize.
输出 缓存区 放大器
这 dac 输出 是 内部 缓冲 用 精确
放大器 和 一个 典型 回转 比率 的 0.6v/µs. 这 典型
安排好 时间 至 ±1/2lsb 在 这 输出 是 6µs 当
承载 和 10k
Ω
在 并行的 和 100pf.
涉及 输入
这 max5102 提供 一个 代号-独立 输入
阻抗 在 这 ref 输入. 输入 阻抗 是 typi-
cally 460k
Ω
在 并行的 和 15pf, 和 这 涉及
输入 电压 范围 是 0 至 v
DD
. 这 涉及 输入
accepts 积极的 直流 信号, 作 好 作 交流 信号 和
顶峰 值 在 0 和 v
DD
. 这 电压 在 ref
sets 这 全部-规模 输出 电压 为 这 dac. 这 输出-
放 电压 (v
输出
) 为 任何 dac 是 represented 用 一个
digitally 可编程序的 电压 源 作 跟随:
V
输出
= (n
B
·
V
REF
) / 256
在哪里 n
B
是 这 numeric 值 的 这 dac 二进制的 输入
代号.
数字的 输入 和 接口 逻辑
在 这 max5102, 地址 线条 a0 选择 这 dac 那
receives 数据 从 d0–d7, 作 显示 在 表格 1. 当
WR
是 低, 这 addressed dac’s 输入 获得 是 transpar-
ent. 数据 是 latched 当
WR
是 高. 这 dac 输出
(outa, outb) 代表 这 数据 使保持 在 这 二 8-位
WR
H
L
获得 状态
输入 数据 latched
L
X
A0
dac 一个 输入 获得 transparent
L H dac b 输入 获得 transparent
表格 1. max5102 寻址 表格
(partial 列表)
h = 高 状态, l = 低 状态, x = don’t 小心
: 点此下载
