过滤 输出. 两个都 比较器 输入 是 accessible 止-
碎片 至 准许 为 不同的 方法 的 generating 这
slicing 门槛, 这个 是 应用 至 这 第二 com-
parator 输入.
这 建议的 数据 slicer 配置 使用 一个 电阻
(r1) 连接 在 dsn 和 dsp 和 一个 capaci-
tor (c4) 从 dsn 至 dgnd (图示 3). 这个 configura-
tion averages 这 相似物 输出 的 这 过滤 和 sets 这
门槛 至 大概 50% 的 那 振幅. 和
这个 配置, 这 门槛 automatically adjusts
作 这 相似物 信号 varies, 降低 这 possibility
为 errors 在 这 数字的 数据. 这 值 的 r1 和 c4
影响 如何 快 这 门槛 轨道 至 这 相似物 放大器-
tude. 是 确信 至 保持 这 corner 频率 的 这 rc
电路 更 更小的 比 这 最低 预期的 数据 比率.
便条 那 一个 长 string 的 zeros 或者 ones 能 导致 这
门槛 至 逐渐变化. 这个 配置 工作 最好的 如果 一个 cod-
ing scheme, 此类 作 manchester 编码, 这个 有 一个
equal 号码 的 zeros 和 ones, 是 使用.
至 阻止 持续的 toggling 的 dataout 在 这
absence 的 一个 rf 信号 预定的 至 噪音, 增加 hysteresis 至
这 数据 slicer 作 显示 在图示 4.
顶峰 探测器
这 顶峰-探测器 输出 (pdout), 在 conjunction 和
一个 外部 rc 过滤, creates 一个 直流 输出 电压 equal
至 这 顶峰 值 的 这 数据 信号. 这 电阻 pro-
vides 一个 path 为 这 电容 至 释放, 准许 这
顶峰 探测器 至 dynamically follow 顶峰 改变 的
这 数据-过滤 输出 电压. 为 faster 数据 slicer
回馈, 使用 这 电路 显示 在图示 5.
布局 仔细考虑
一个 合适的 设计 pc 板 是 一个 essential 部分 的
任何 rf/微波 电路. 在 高-频率 输入
和 输出, 使用 控制-阻抗 线条 和 保持
它们 作 短的 作 可能 至 降低 losses 和 radia-
tion. 在 高 发生率, 查出 长度 那 是 在 这
顺序 的
λ
/10 或者 变长 act 作 antennas.
keeping 这 查出 短的 也 减少 parasitic induc-
tance. 一般地, 1in 的 一个 pc 板 查出 adds 关于
20nh 的 parasitic 电感. 这 parasitic 电感
能 有 一个 dramatic 效应 在 这 有效的 电感
的 一个 被动的 组件. 为 例子, 一个 0.5in 查出
连接 一个 100nh inductor adds 一个 extra 10nh 的
电感 或者 10%.
至 减少 这 parasitic 电感, 使用 wider 查出
和 一个 固体的 地面 或者 电源 平面 在下 这 信号
查出. 也, 使用 低-电感 连接 至 地面
在 所有 地 管脚, 和 放置 解耦 电容
关闭 至 所有 v
DD
连接.
MAX7033
315mhz/433mhz ask superheterodyne
接受者 和 agc 锁
______________________________________________________________________________________ 13
DATA
SLICER
R1
25
DATAOUT
20
DSN
19
DFO
23
DSP
C4
MAX7033
图示 3. generating 数据 slicer 门槛
DATA
SLICER
R3
R1
R2
R4
25
DATAOUT
*OPTIONAL
23
DSP
19
DFO
20
DSN
C4
MAX7033
图示 4. generating 数据 slicer hysteresis
DATA
SLICER
25k
Ω
25
DATAOUT
20
DSN
19
DFO
26
PDOUT
23
DSP
MAX7033
47nF
图示 5. 使用 pdout 为 faster startup
: 点此下载
