MC14536B
http://onsemi.com
5
管脚 描述
输入
设置 (管脚 1)
—
一个 高 在 设置 asynchronously forces
decode 输出 至 一个 高 水平的. 这个 是 accomplished 用 设置
一个 输出 conditioning 获得 至 一个 高 水平的 当 在 这 一样
时间 resetting 这 24 flip–flop stages. 之后 设置 变得 低
(inactive), 这 occurrence 的 这 第一 负的 时钟
转变 在 在
1
导致 decode 输出 至 go 低. 这
计数器’s flip–flop stages begin counting 在 这 第二
负的 时钟 转变 的 在
1
. 当 设置 是 高, 这
on–chip rc 振荡器 是 无能. 这个 准许 为 非常
low–power 备用物品 运作.
重置 (管脚 2)
—
一个 高 在 重置 asynchronously
forces decode 输出 至 一个 低 水平的; 所有 24 flip–flop stages 是
也 重置 至 一个 低 水平的. 像 这 设置 输入, 重置 使不能运转
这 on–chip rc 振荡器 为 备用物品 运作.
在
1
(管脚 3)
—
这 设备的 内部的 counters 进步 在
这 negative–going 边缘 的 这个 输入. 在
1
将 是 使用 作 一个
外部 时钟 输入 或者 使用 在 conjunction 和 输出
1
和
输出
2
至 表格 一个 rc 振荡器. 当 一个 外部 时钟 是
使用, 两个都 输出
1
和 输出
2
将 是 left unconnected 或者
使用 至 驱动 1 lsttl 或者 一些 cmos 负载.
8–bypass (管脚 6)
—
一个 高 在 这个 输入 导致 这 第一
8 flip–flop stages 至 是 绕过. 这个 设备 essentially
变为 一个 16–stage 计数器 和 所有 16 stages 可选择的.
选择 是 accomplished 用 这 一个, b, c, 和 d 输入. (see
这 真实 tables.)
时钟 inhibit (管脚 7)
—
一个 高 在 这个 输入
disconnects 这 第一 计数器 平台 从 这 clocking 源.
这个 holds 这 呈现 计数 和 inhibits 更远 counting.
不管怎样, 这 clocking 源 将 continue 至 run.
因此, 当 时钟 inhibit 是 brought 低, 非 振荡器
start–up 时间 是 必需的. 当 时钟 inhibit 是 低, 这
计数器 将 开始 counting 在 这 occurrence 的 这 第一
负的 边缘 的 这 clocking 源 在 在
1
.
osc inhibit (管脚 14)
—
一个 高 水平的 在 这个 管脚 stops
这 rc 振荡器 这个 准许 为 非常 low–power 备用物品
运作. 将 也 是 使用, 在 conjunction 和 一个 外部
时钟, 和 essentially 这 一样 结果 作 这 时钟 inhibit
输入.
mono–in (管脚 15)
—
使用 作 这 定时 管脚 为 这
on–chip monostable 多谐振荡器. 如果 这 mono–in 输入 是
连接 至 v
SS
, 这 monostable 电路 是 无能, 和
decode 输出 是 直接地 连接 至 这 选择 q 输出.
这 monostable 电路 是 使能 如果 一个 电阻 是 连接
在 mono–in 和 v
DD
. 这个 电阻 和 这 设备的
内部的 电容 将 决定 这 最小 输出
脉冲波 widths. 和 这 增加 的 一个 外部 电容 至
V
SS
, 这 脉冲波 宽度 范围 将 是 扩展. 为 可依靠的
运作 这 电阻 值 应当 是 限制 至 这 范围 的
5 k
Ω
至 100 k
Ω
和 这 电容 值 应当 是 限制 至
一个 最大 的 1000 pf. (看 计算数量 3, 4, 5, 和 10).
一个, b, c, d (管脚 9, 10, 11, 12)
—
这些 输入 选择 这
flip–flop 平台 至 是 连接 至 decode 输出. (看 这 真实
tables.)
输出
输出
1
, 输出
2
(管脚 4, 5)
—
输出 使用 在 conjunction
和 在
1
至 表格 一个 rc 振荡器. 这些 输出 是
缓冲 和 将 是 使用 为 2
0
频率 分隔 的 一个
外部 时钟.
decode 输出 (管脚 13)
—
输出 函数 取决于 在
配置. 当 这 monostable 电路 是 无能, 这个
输出 是 一个 50% 职责 循环 正方形的 波 在 自由 run.
测试 模式
这 测试 模式 配置 divides 这 24 flip–flop
stages 在 三 8–stage sections 至 facilitate 一个 快 测试
sequence. 这 测试 模式 是 使能 当 8–bypass, 设置 和
重置 是 在 一个 高 水平的. (看 图示 8.)
: 点此下载
